DDR2+Cyclone3 - не пролазят констрейны, ищется способ побороть... Опции

[alexPec]

Всем доброго дня. Собрал в Q11 сопц, собственно процессор + DDR2 контроллер + ethernet. Чип EP3C25 память - MT47H64M16-25Е. В настройках контроллера все частоты выше 266МГЦ (стояло 400мгц) поставил 300 МГц. Частота памяти 150 МГц. В итоге имею слэки отрицательные. Смотрю в клоки - там откуда-то берется 198.05МГц. В настройках нет такого вообще. Мне столько и не надо, достаточно 150МГц. Слэк -1.2хх нс, если период был бы не 5нс, а 6,66 (для 150МГц), то вроде все должно сойтись. Подскажите пожалуйста куда копать и как ему объяснить, что не надо мне 200, хватает 150 МГц?
Отчет таймквеста при компиляции прилагаю.

Заранее благодарен.

Прикрепленные файлы

 log.rar ( 21.73 килобайт ) Кол-во скачиваний: 15

 

[krux]

If you are at the design exploration phase of your design cycle and do not have any PCB defined pin locations,
you must still manually define an initial set of pin constraints, which can become more specific during your
development process

To add the pin and I/O standards to the design example, perform the following steps:
1) On the Tools menu, click Tcl scripts.
2) Under Libraries, select <variation_name>_pin_assignments.tcl
3) Click Run

http://www.altera.com/literature/hb/extern...emi_tut_ddr.pdf