Как изменить подключение VIA Опции

[Old_horse]

Здравствуйте, уважаемые.

Прошу помочь разобраться, рою несколько дней во всех направлениях, не могу найти ответ.
Есть пример работы в Orcad. Пришлось заняться изучением Orcad, потому что экспорт в другие системы проходит с большими искажениями. Пытаюсь выкинуть из проекта лишнее и использовать часть разводки как заготовку для новой платы в Orcad. Редактирую параллельно схему и плату.

1. При удалении сигнальных цепей в редакторе плат Allegro по непонятным мне причинам произвольно меняется подключение отдельных VIA к цепям питания и образуется конструкция, когда пину компонента назначена правильная цепь (например GND), а от него идет проводник с переходным отверстием, подключенные к другой цепи питания (например 3V3). Кто-нибудь сталкивался с такими эффектами, и как с этим бороться?

2. Как изменить цепь, к которой подключено VIA и кусок проводника. Например, вместо 3V3 на слое LYR5 подключить к GND на слое LYR2.

Приложить проект печатной платы не получилось, он больше 2 Mb, но мне кажется суть вопроса понятна из текста.
Заранее спасибо за помощь.

[Old_horse]

Bear_Ku спасибо за идею.
Даже представить себе не мог, что такую элементарную операцию нельзя сделать стандартными средствами. Видно не догоняю логику разработчиков системы.

Alexa1973, спасибо.
Попробую воспользоваться SKILL, если не получится, опять обращусь за консультацией к сообществу.

Извините, попробую здесь же задать еще один вопрос: Каким образом можно увеличить шрифт в левом окошке Documentation Browser(Cadence Help)? А то очень мелко на экране получается, еле вижу буквы.

Сообщение отредактировал Old_horse - Oct 3 2014, 09:35