DDR2 на циклоне, помогите запустить Опции

[alexPec]

Всем доброго дня. Пытаюсь запустить DDR2 на циклоне 3. Нужна помошь опытных в этом деле коллег. В системе ниос, clock crossing bridge(с ниоса на ДДР), DDR контроллер и onchip память. ДДР работает на 135 МГц (иначе констрейны не пролазят), все остальное на 67,5МГц. При компиляции ни одного отрицательного слэка. В эклипсе сделал проект memory test small с bsp, все компилируется без ошибок. Все располагаю в onchip памяти, DDR только тестирую. Программа загружается (в onchip), пошаговая отладка идет. Первый же тест памяти - снача пишется число в память ДДР, затем читается. команда IOWR_32DIRECT в пошаговом режиме выполняется, а вот следующая команда IORD_32DIRECT уже нет. Делаешь на ней step (F6) выполняться начинает и тут же отваливается JTAG отладка. Дебагер находится в положении Run, делаешь паузу или стоп - говорит что потеряна связь с target-ом. При этом конфигурация сохраняется, т.е. можно снова запустить программу на отладку и все начинает работать до первого чтения из ДДР. Встроенный просмотрщик памяти реагирует также: как только пытаешься посмотреть область ДДР - отваливается JTAG. Все питания в норме.
Было у кого такое? Куда копать, что смотреть? Похоже дальше нужен сигнал тап, что посмотреть им в первую очередь с чего начать, посоветуйте пожалуйста.

Эскизы прикрепленных изображений

 

Прикрепленные файлы

 project.rar ( 5.38 мегабайт ) Кол-во скачиваний: 10

 

[krux]

из altmemddr выходит сигнал init_done
он в единицу установился?
если нет, значит инициализация DDR не прошла.

если установился, тогда второе предполжение - reset_request_n c altmemddr выходит в 1 позже чем reset_n на nios, т.е. nios подает команды раньше, чем altmemddr способен их обработать.

[alexPec]

из altmemddr выходит сигнал init_done
он в единицу установился?
если нет, значит инициализация DDR не прошла.

если установился, тогда второе предполжение - reset_request_n c altmemddr выходит в 1 позже чем reset_n на nios, т.е. nios подает команды раньше, чем altmemddr способен их обработать.

В общем после долгих экспериментов со средами разработки собрал в Q91 систему (рисунок). Только в Q91 в элипсе не отваливался Jtag при обращении к DDR.
Результат такой: init_done в 1 выставляется, в пошаговом режиме пытаюсь писать-читать в/из DDR (программа в onchip) - ничего не меняется в памяти. Читаются по разным адресам разные но всегда одни и те же значения. На запись не реагирует. Значения в любом 32-битном слове состоят из 4-х одинаковых байт. Не надо ли часом в clock-crossing bridge (а может до или после него) ставить какие-то преобразователи 8<->32 бит? Хотя смотрел пример для starter kit - там правда DDR, не DDR2, но 16-разрядная и тоже без всяких преобразователей вешается на шину процессора.
И насчет того что ниос подает команды раньше, это Вы имеете ввиду команды инициализации? Их ниос подает, не контроллер DDR?
Если все же DDR, тогда в пошаговом режиме получается что этот пункт можно отбросить?

PS со второго раза читается из памяти что попало. Как ни пытался повторить - не получилось, читается всегда разное. Ботва какая-то...

Эскизы прикрепленных изображений