Спасибо Олег за детальные разьяснения, я и представить себе не мог сколько там всего

.
О предпочтениях: у меня есть достаточный опыт в работе с FPGA\PLD, то что Вы назвали RTL Coding / Syntesis / Timing Analysis, хотелось бы изучить/сравнить сходный уровень в случае производства ASIC.
И еще один вопрос что подразумевается под Architecturing / Behavioral Modelling???