реклама на сайте
подробности

 
 
> Нужна помощь по Xilinx AXI4 Stream, DMA
count_enable
сообщение Jan 17 2014, 09:54
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 310
Регистрация: 28-01-13
Из: Лондон
Пользователь №: 75 384



Есть система Microblaze+DDR3. Есть 32-битный входящий порт, в который поступают данные, причем скорость плавает от 1К слов/сек до 1М слов/сек. По одному сценарию надо эти данные писать в память (ПДП), а процессор будет их читать. По второму сценарию их надо писать в другой AXI4-slave. Соответсвенно я создал AXI4-stream, но не могу разобраться как запустить DMA. Какая разница между Central DMA и Datamover? Как подключить порты - понимаю, но как запрограммировать DMA? Возможно, я выбрал плохой инструмент? В системе будет до 8 таких потоков, поэтому желателен ПДП, чтобы не перегрузить процессор.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Krys
сообщение Oct 22 2014, 07:24
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 2 002
Регистрация: 17-01-06
Из: Томск, Россия
Пользователь №: 13 271



Чуть-чуть разобрался с режимом Scatter/Gether. Вещь полезная, конечно. Правильно ли я понимаю, что для него в XPS нужно поставить отдельный блочок памяти BRAM, к нему подключиться по AXI через AXI Interconnect так, чтобы доступ имел и MicroBlaze, и AXI DMA Engine через его порт Scatter/Gether?
Но вот про многоканальный режим очень непонятно. Правильно ли я понимаю, что этот режим нужен, чтобы, например, при многопортовом доступе к одной и той же памяти, один блок AXI DMA Engine мог заменить связку нескольких одноканальных DMA-блоков (по числу портов доступа к памяти), соединённых между собой блоком AXI Interconnect? Т.е. вместо нескольких одноканальных DMA плюс Interconnect можно поставить один многоканальный DMA без интерконнекта?


--------------------
Зная себе цену, нужно ещё и пользоваться спросом...
Go to the top of the page
 
+Quote Post
Corvus
сообщение Oct 22 2014, 09:46
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 771
Регистрация: 24-04-08
Из: Зеленоград
Пользователь №: 37 056



Зачем отдельный BRAM? Для наглядности добавьте в XPS Ethernet ядро с включённым режимом DMA. Он автоматом все шины подцепит и SG и MM2S и S2MM. SG идёт в ОЗУ.
Про многоканальность - у меня сложилось такое же впечатление, когда разбирался. Правда, в реальном проекте обошлись одним каналом.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 24th August 2025 - 13:53
Рейтинг@Mail.ru


Страница сгенерированна за 0.01466 секунд с 7
ELECTRONIX ©2004-2016