Работа с двухпортовой блочной памятью xilinx Опции

[gotcha]

Подскажите, может чего-то не учел.

Использую true dual block memory сгенеренный из сoregen Xilinx под spartan3e, клок на кристалле 50МГц.
В порт А пишется инфа внешним устройством (частота меньше 25мгц).
Из порта В чтение и запись FSMкой на частоте 50мгц.
Т.к память синхронная на порт A подан клок прямой, на блок B через инвертор.
По идее setup\hold time выдержаны, коллизий не должно быть.

Сообщение отредактировал des00 - Oct 21 2014, 07:34

[gotcha]

Сделал так
io буфер управляется напрямую

Код

wire ArmReading = ~iCSn & ~iOEn;
assign ioData = ArmReading ? dataOut : 8'hzz;

далее сигналы cs, oe, we пропускаются через два триггера, после формируются стробы

Код

    always @(posedge iClk) begin
            {rrCSn, rCSn} <= {rCSn, iCSn};
            {rrWEn, rWEn} <= {rWEn, iWEn};
            {rrOEn, rOEn} <= {rOEn, iOEn};
        end
    
    wire wwArmWriting = ~rrCSn & ~rrWEn;
    wire wwArmReading = ~rrCSn & ~rrOEn;

    always @(posedge iClk) begin
        syncArmWr <= wwArmWriting;
        syncArmWrStr <= wwArmWriting & ~syncArmWr;
        syncArmRd <= wwArmReading;
        syncArmRdStr <= wwArmReading & ~syncArmRd;
    end

соответственно iAddr, ioData обрабатываются в fsmке по стробам, далее в 3 такта происходит работа (чтение\запись) с блочной памятью

Maverick, напрямую с блочной работало как часы, но еще нужна конфигурация через регистры. Скорость обмена около 20ms на чтение\запись 8 каналов и конфигурацию.

Сообщение отредактировал gotcha - Oct 24 2014, 06:56

[SM]

Сделал так

Если нет цели максимально поднять быстродействие по записи (конвейеризировать, чтобы работать около предела скорости асинхронной шины для Вашей тактовой), то такая схема вполне нормальная.