DDR3. Настройка (+) Опции

[ovs_pavel]

Коллеги, настраиваю связку P4080 + DDR3. Топология "fly-by".

Линии DQ, DQS, DM - между ЦП и DDR3 - резисторы 15 Ом (согласование).

Линии Add, RAS, CAS, WE, ODT, BAdd - согласование в конце линий - 49 Ом.
Линия CK - согласование аналогично два резистора 49 Ом + конденсатор.

Все длины согласованны в соответствие с рекомендациями.

ЦП выдает ошибку автоматической калибровки памяти.

Есть ли у кого примеры загрузки значений в 4 рабочих регистра памяти (MR[3:0]), чтобы сравнить со своими значениями? Может в них не так что прописываю?

[ovs_pavel]

Еще вот такой интересный момент. После команды ZQCL (ZQ CALIBRATION LONG) последовательно происходит операции чтения - записи - чтения (снял все контрольные сигналы на резисторах (Rtt)). Но отвечает только одна микросхема из 8-ми (в линейке 8 микросхем памяти). Т.е. только одна формирует сигналы DQS и выставляет данные в циклах чтения. А остальные, складывается такое ощущение, не воспринимают команды. Не могут же быть не припаяны оставшиеся 7 микросхем?

[vitan]

Не могут же быть не припаяны оставшиеся 7 микросхем?

Еще как могут. У Вас осциллограф есть?
Чем инитите память? Убутом?

[ovs_pavel]

Еще как могут. У Вас осциллограф есть?
Чем инитите память? Убутом?

Сходил на рентген. Все м/сх памяти припаяны хорошо. Память инициализируется с процессора frescale P4080.


Мне не понятен момент почему из линейки м/сх (8 штук по архитектуре fly-by) отвечает только одна. На каждую из них приходят одни и те же линии адреса, команд.

[vitan]

Сходил на рентген. Все м/сх памяти припаяны хорошо.

Не факт, не факт. Можете показать скриншоты?
Осциллограф есть?

Память инициализируется с процессора frescale P4080.

Я про софт.