Цитата(Pasha_a13 @ Nov 10 2014, 13:10)

Добрый день!
Возник вопрос - нужно на одну шину SPI навесить порядка 25-30 микроконтроллеров, которые будут работать в режиме slave. Мастер будет всего один (тоже контроллер).
Работать они будут цепочкой, т.е. данные вошли в первый MOSI, вышли из MISO и пошли к следующему контроллеру.
Тактироваться все будут от одного источника, так же и как CS у них будет общий.
Так как контроллеров довольно много, то протяженность линии будет довольно большая - порядка 40-50 см, не меньше.
Задержки при обмене данных должны быть минимальные, потому частота тактирования должна быть не менее 12 МГц.
Первую проблему, которую я вижу это нагрузочная способность выводов SCK и CS - решить ее думаю использованием дополнительных буферов с хорошей нагрузочной способностью.
Больше вопросов возникает из-за протяженности линий по плате (емкость проводников и т.п.) - каким образом избежать негативных последствий связанных с этим?
Подскажите пожалуйста какие еще могут быть нюансы и как лучше решать связанные с ними проблемы?
Спасибо!
а чего не хотите поставить ПЛИС?
ПЛИС собирает данные с 25 SPI и записывает в память, а мастер-контроллер ПЛИС "видит" как внешнюю память и т.о. образом забиравет данные.
Да еще понадобяться пару пинов для флагов типа данные готовы, новая команда и т.д...
мастер-контроллер ПЛИС может давать команды, которые будут размещаться в строго оговоренном участке адресного пространства памяти ПЛИС
If it doesn't work in simulation, it won't work on the board.
"Ты живешь в своих поступках, а не в теле. Ты — это твои действия, и нет другого тебя" Антуан де Сент-Экзюпери повесть "Маленький принц"