Это только промоделировать можно, и не нам, а им - кто топологию кристалла разрабатывал, и кто может проанализировать влияние дополнительных "виртуальных" пинов VCC и GND на шум на шинах питания и земли кристалла.
Однако, сама альтера пишет в ее Knowledge base и форуме, всякое типа такого: "Connecting the output driving ground to the ground plane is known as creating a virtual ground pin which will help minimize SSN and ground bounce effects." "Having I/O pins connected to VCCIO and GND is fine, so long as you never drive those I/Os to a logic level that conflicts with the power rail you have connected it to." А значит моделировали, и уверены, раз советуют.
Но, опять же, это есть смысл делать, когда рядом располагается куча скоростных сигналов, нагруженных на низкоомные или значительные емкостные нагрузки, и есть подозрение на то, что SSN там будет на грани допустимого (например я такое делаю, когда подключаю DDR/2/3 SDRAM, заводя лишние пины из этих банков на VCC/GND, и стараясь растянуть все сигналы по банку, не стаскивая их в кучу, чтобы выровнять токи в шинах питания кристалла ). А если ничего такого скоростного с большими токами нет, то и заморачиваться не стоит.
|