в какой способе кодирования, число переходов минимально при сложении Опции

[sifadin]

Здравствуйте!
Боремся за энергопотребление
Нужен пятикаскадный сумматор

он есть в обыкновенном двоичном коде но жрет много топлива)
Можно ли сменить систему счисления так чтобы переходом из 1 в 0 было как можно меньше
Может в коде грея?

PS Если ма на вход k каскадного N разрядного сумматора подаем отсчеты белого шума
каково математическое ожидание числа переходов из 1 в 0 в каждом такте для каждого разряда?

[WitFed]

Если я правильно понял последний вопрос, то к нему контрпример просто "x + 1" -- там от одного бита может измениться до всех сразу, а однозначность не подвергается сомнению.
Про сигмы и дельты я не знаю ничего, но вдруг можно с АЦП прямо брать готовое прямое число, оно ж там было где-то при вычитании ?
Если дельты 1го порядка всегда -1/0/+1, то можно соседние значения подсчитывать заранее более медленной схемой, выбирать потом нужное.
Из памяти накристалльной читать RO -- тоже сумматор нужен для сдвига адреса !
Хотя можно читать по старому адресу все 3 -- новое значение для -1, 0 и -1 в одном слове.
Это если мультиплексоры не больно прожорливы.

Что вообще за девайс такой экономный ? Муха-наноробот ?
Или просто научный интерес, жабы душат ради идеи ?

Также можно эти +-1 накапливать в небольшом сумматоре -- младшенькая часть, так сказать.
А старшую иметь отдельно, менять реже, сложения "до кучи" вести через умножение старшей части на число тактов её покоя, плюс "настоящий" дребезг младшей.