Какова скорость lvds Artix Опции

[Дварфик]

вобщем весь вопрос в названии. Пролазил даташиты и ничего толком/до конца/на все 100% не понял . Глядел на "7 Series FPGAs Overview (DS180)"
Практически все ПЛИС помечены как p и n. То есть они поддерживают диф. сигналы.
У меня стоит задача передать cmos 27 сигналов+клок видео ХД на частоте 150МГц. Сколько мне на это диф пар LVDS потребуется (просьба предоставить понятный расчёт).
И что за MGT и с чем их едят? на сколько они быстрее стандартных?
В выше упомянутой pdf есть [Peak Transceiver Speed 6.6 Gb/s; Peak Serial Bandwidth (Full Duplex) 211 Gb/s]. Может это оно, но что оно значит? Объясните пожалуйста

Сообщение отредактировал Дварфик - Dec 15 2014, 13:18

[Bad0512]

вобщем весь вопрос в названии. Пролазил даташиты и ничего толком/до конца/на все 100% не понял . Глядел на "7 Series FPGAs Overview (DS180)"
Практически все ПЛИС помечены как p и n. То есть они поддерживают диф. сигналы.
У меня стоит задача передать cmos 27 сигналов+клок видео ХД на частоте 150МГц. Сколько мне на это диф пар LVDS потребуется (просьба предоставить понятный расчёт).
И что за MGT и с чем их едят? на сколько они быстрее стандартных?
В выше упомянутой pdf есть [Peak Transceiver Speed 6.6 Gb/s; Peak Serial Bandwidth (Full Duplex) 211 Gb/s]. Может это оно, но что оно значит? Объясните пожалуйста

Объясняю:
LVDS в Артиксе (и не только в нём) может быть двух типов : Обычные пины (с помощью встроенных макросов типа SERDES ) могут принимать и передавать данные со скоростью 1250Мбит в секунду (см.стр.12 в даташите на Артикс). Эти же обычные ноги могут быть использованы и для других целей и I/O стандартов.
Кроме того, существуют специальные встроенные макросы MGT - они гораздо шустрее, до 6.6 Гбит. Они ещё могут многое чего не могут обычные пины - выделяют клок из входного потока, делают 8B10B кодирование-декодирование и многое другое. Но эти пины не могут использоваться для других целей.
Для вашего случая (тем более клок передаётся отдельно) 150МГц без проблем пролезет и через обычные LVDS. Хотя если есть желание сэкономить на HD десериалайзере, то можно тупо заводить serial HD на MGT трансивер,
примеры есть у Xilinx. Не забыть при этом про cable equalizer, иначе на длинном кабеле проблем наловите.

[serg_k1]

Объясняю:
LVDS в Артиксе (и не только в нём) может быть двух типов : Обычные пины (с помощью встроенных макросов типа SERDES ) могут принимать и передавать данные со скоростью 1250Мбит в секунду (см.стр.12 в даташите на Артикс). Эти же обычные ноги могут быть использованы и для других целей и I/O стандартов.
Кроме того, существуют специальные встроенные макросы MGT - они гораздо шустрее, до 6.6 Гбит. Они ещё могут многое чего не могут обычные пины - выделяют клок из входного потока, делают 8B10B кодирование-декодирование и многое другое. Но эти пины не могут использоваться для других целей.
Для вашего случая (тем более клок передаётся отдельно) 150МГц без проблем пролезет и через обычные LVDS. Хотя если есть желание сэкономить на HD десериалайзере, то можно тупо заводить serial HD на MGT трансивер,
примеры есть у Xilinx. Не забыть при этом про cable equalizer, иначе на длинном кабеле проблем наловите.

А можно ли Артикс ( или вообще 7-ю серию) соединить с LVDS33 . нужно 32 разряда под 400MHz. Посмотрел на плате AC701 Evaluation Board есть только TMDS33. Можно ли выход TMDS33 состыковать с входом LVDS33?