Цифровая схемотехника. Задача., Обнаружитель меандра. Опции

[Serhiy_UA]

Есть сигнал, в исходном состоянии на нем может быть долго 0 или 1.
Если он остается в таком состоянии, т.е. на нем нет меандра, то на выходе обнаружителя должен быть 0.
Если в сигнале присутствует меандр, то на выходе обнаружителя должна появиться 1, с возможной задержкой.
Желательно все сделать в цифровом виде и пока еще без внешней опорной частоты, так как с ней было бы просто.
Частота меандра постоянная и заранее задается.

Какие будут идеи? Реализация в ПЛИС.

[serjj]

Я бы еще посоветовал сделать примерно вот так:



На картинке сигнал pll_locked подключается ко входу fpga_reset, вход in1 reset controller'a, а на in0 подключить сброс формируемый watchdog'ом. В такой конфигурации Nios сбросится 1) при старте, 2) в случае зависания программы