Cyclone V Soc, покупаем готовую плату Опции

[torik]

Нашел вот такой девайс:
http://www.devboards.de/en/home/boards/pro...ticle/dbm-soc1/

Кто-нибудь покупал такое, возможно купить? Или может есть что-то подобное, доставабельное...

в целом надо ethernet-1000 и несколько десятков пинов fpga...

[serjj]

Я не силен в линуксе, поэтому пока стандартная загрузка с sd-карты..

Да я тоже не силён, пытаюсь простейший preloader стартовать с памяти FPGA, если появятся какие-то идеи по вопросу, велком в тему FPGA boot
Возник вопрос по заведению резета на HPS.. Я вот как делаю (в топе):

Код

        .hps_cold_rst_reset_n                        ( HPS_RESET_n ),
        .hps_debug_rst_reset_n                        ( HPS_WARM_RST_n ),
        .hps_warm_rst_reset_n                        ( HPS_WARM_RST_n ),

Соответственно в компоненте HPS в Qsys вытянул резеты наружу. При этом, если я делаю асигменты на ножки резетов, Quartus ругается, что они размещены неправильно, в итоге оставил их без асигментов, он назначил их сам. Вопрос, правильно ли я использую резеты. У меня плата Arrow SoCkit, но того же терасика, я думаю на наших платах резеты должны быть сделаны одинаково и в проекте они должны подключаться одинаково. Как сделано у Вас?

На Altera Wiki набрёл на статью AlteraWiki, там пишут "Press the HPS Cold Reset button", после чего начинается загрузка из FPGA с логом в терминал, profit... У меня есть идея, что как-то не так я подключаю резеты.

Автору, сорри за оффтоп...

[chirik]

Да я тоже не силён, пытаюсь простейший preloader стартовать с памяти FPGA, если появятся какие-то идеи по вопросу, велком в тему FPGA boot
Возник вопрос по заведению резета на HPS.. Я вот как делаю (в топе):

Код

        .hps_cold_rst_reset_n                        ( HPS_RESET_n ),
        .hps_debug_rst_reset_n                        ( HPS_WARM_RST_n ),
        .hps_warm_rst_reset_n                        ( HPS_WARM_RST_n ),

Соответственно в компоненте HPS в Qsys вытянул резеты наружу. При этом, если я делаю асигменты на ножки резетов, Quartus ругается, что они размещены неправильно, в итоге оставил их без асигментов, он назначил их сам. Вопрос, правильно ли я использую резеты. У меня плата Arrow SoCkit, но того же терасика, я думаю на наших платах резеты должны быть сделаны одинаково и в проекте они должны подключаться одинаково. Как сделано у Вас?

На Altera Wiki набрёл на статью AlteraWiki, там пишут "Press the HPS Cold Reset button", после чего начинается загрузка из FPGA с логом в терминал, profit... У меня есть идея, что как-то не так я подключаю резеты.

Автору, сорри за оффтоп...

Я использую подключение ресетов как в эталонном проекте от терасика  ghrd_top.v ( 17.21 килобайт ) Кол-во скачиваний: 272



Сообщение отредактировал chirik - Jan 14 2015, 12:52