Но ваша схема на "рассыпухе" работает-же
Синхронная реализация логических устройств позволяет избежать многих головных болей при проектировании сложных цифровых схем (как это обычно бывает в случае FPGA или современных ASIC).
Почитайте, например, про "гонки импульсов" и "метастабильность"
Для простых схем на CPLD можно использовать и традиционные методы, как в случае с дискретной логикой. В Интернете хватает примеров. И отлаживать такую схему можно традиционными методами. Только вместо перерезания дорожек и запаивания перемычек меняем прошивку CPLD
Цитата(Serega_YSV @ Jul 4 2006, 09:12)
Интересует вопрос такого плана: При использовании синхронной логики обычно входной сигнал поступал на информационный вход тригера, который сохранял этот сигнал по клоку. А при отсутствии синхросигнала и не использования триггеров возможна ли стабильная работа схемы?
Ассинхронная логика, Можно ли использовать CPLD без клока?
Jul 4 2006, 05:41
