Ассинхронная логика, Можно ли использовать CPLD без клока? Опции

[Serega_YSV]

Имеется кучка логических микросхем на плате. Работают как дешифратор. Как заменить их на CPLD XC9500XL если нет клока. Возможна ли работа микросхемы как комбинационной схемы без тригеров в асинхронном режиме?

[Serega_YSV]

Вывод:
1. Хотим получить стабильно работающую систему - используем синхронную логику(что я люблю делать).
2. Если старая плата на логических элементах (не, 2и-не, 3и-не) работает в асинхронном режиме, то нечего мудрить ставим CPLD и все работает как и работало, но с меньшим потреблением энергии и меньшими размерами платы в раз 20.

Спасибо!

[makc]

Вывод:
1. Хотим получить стабильно работающую систему - используем синхронную логику(что я люблю делать).
Спасибо!

Это не совсем правильный вывод, т.к. при создании полностью синхронных схем тоже есть свои подводные камни, только лежат они в другом месте. Простой пример: схема внутри полностью синхронна, а ее внешний интерфейс - асинхронный. Более сложный пример: внутри схемы есть несколько тактовых сигналов (доменов), между которыми должны передаваться данные. И там, и там возможна некорректная работа схемы, т.к. могут быть нарушены времена предварительной установки/удержания данных на входах тригеров, что приведет к возникновению метастабильности и нарушению работы схемы, если отдельные узлы будут спроектированы без учета подобной возможности.