Цитата(Lmx2315 @ Feb 5 2015, 14:27)

..судя по схемам - вы отрезали среднюю точку у PECL, а для LVDS новую среднюю точку 1.25V не создали.
Цитата(Timmy @ Feb 5 2015, 15:49)

Да, есть такое дело. Но это не объясняет двукратную просадку напряжения на линии к FPGA по сравнению с линией к ADC.
8 pf щуп имеет емкостное сопротивление 50 Ом на 400МГц, так что пользоваться им нужно с оглядкой.
И вообще нет объяснения низкому напряжению на LVDS, разве что АЦП не сконфигурирован и ничего не передаёт. Кстати, это похоже на правду, ведь на осциллограмме LVDS 400МГц, а должно бы быть 200МГц.
В рабочем режиме частота должны быть 400 МГц. Это для тестирования я брал 200 МГц, чтобы посмотреть chipscope-ом (у него максимум 320 МГц). На chipscope в качестве тактового подавался сигнал DCO. Все работало.
Цитата(des00 @ Feb 5 2015, 16:56)

да нормальное у него напряжение, на щупе все падает 99%. нужен щуп с емкостью пару пикушек.
Попробую щуп с меньшей емкостью
В приложении снимки DCO с использованием внутреннего сопротивления и с ножек разрядов данных D0, D1.
Эскизы прикрепленных изображений