STM32L151 инструкции dsb isb и т.п., Хочу понять, зачем нужны. Опции

[MiklPolikov]

Посматривал код операционки freeRTOS , и обнаружил там
__dsb( portSY_FULL_READ_WRITE );
__wfi();
__isb( portSY_FULL_READ_WRITE );
как я понимаю, перед остановкой процессора команда dsb дожидается завершения всех текущих команд в конвеере.
что делает isb после выхода из сна понимаю совсем смутно.
Не понимаю, почему именно эти две команды, ведь в описании ядра есть и другие подобные команды-барьеры.
Очень хотелось бы понять эту премудрость.

И вот ещё:
При переключении тактовой частоты с 1MHz на 16MHz и обратно процессор иногда зависает. А если между 1 и 16 МГц включать "промежуточную" 4МГц, то проблемы нет.
Может как раз при переключении частоты и нужно применить какую-то барьерную команду ?

Заранее спасибо за ответы !

[aaarrr]

1. Здесь нужна DSB, а не ISB. ISB может понадобиться, например, при выполнении действий типа remap, работе с MPU и т.п.

2. Опять-таки DSB, а не ISB в большинстве случаев.

3. На ARM7, например, так и делалось.

4. Не нужна, если x не является периферийным регистром.

5. Нет, если x не является периферийным регистром.

6. Нет.

ISB сбрасывает конвейер. Ставится после инструкции, выполнение которой может повлечь нарушение нормальной работы конвейера.
DSB заставляет ядро закончить все текущие операции с памятью до выполнения следующей инструкции.
DMB позволяет определить последовательность обращений к памяти, т.е. обращения, стоящие до барьера, будут гарантированно выполнены перед теми, что стоят после.

Хотелось бы начать с более-менее внятного и повторяемого примера, где замена барьерной инструкции на NOP будет отличаться поведением.
Кто-нить писал самомодифицирующийся код для Cortex-M ? Может, без ISB не заработает?

Одного NOP'а мало - конвейер длиннее. Самомодифицирующияся код без ISB работать не должен (хотя, если честно, не приходило в голову писать его для CM).

[jcxz]

Одного NOP'а мало - конвейер длиннее. Самомодифицирующияся код без ISB работать не должен (хотя, если честно, не приходило в голову писать его для CM).

Для создания такого кода, достаточно указать функции модификатор __ramfunc в IAR

ISB сбрасывает конвейер. Ставится после инструкции, выполнение которой может повлечь нарушение нормальной работы конвейера.
DSB заставляет ядро закончить все текущие операции с памятью до выполнения следующей инструкции.
DMB позволяет определить последовательность обращений к памяти, т.е. обращения, стоящие до барьера, будут гарантированно выполнены перед теми, что стоят после.

Тогда для случая N.1 логичнее использовать DMB.

[aaarrr]

Для создания такого кода, достаточно указать функции модификатор __ramfunc в IAR

Однократное копирование и модификация в процессе выполнения - это не одно и то же.

Полезный совет ! К примеру, у меня многочисленные прерывания от дребезга кнопок всегда глючно обрабатываются, приходится RC ячейку ставить. Причём глючность очень походила на ту ситуацию, которую Вы описали. Использовали ISB ?

У Вас кнопки на десятках МГц дребезжат?

Лучше обратиться к мануалу. Там перечислены все те немногочисленные случаи, когда барьеры нужны на Cortex-M.

[jcxz]

Однократное копирование и модификация в процессе выполнения - это не одно и то же.

Однократное или многократное - не важно, какая разница - один раз сбой может произойти или много раз?
Если есть самомодификация (хоть одна) - нужен барьер. ISB.