|
Вопросы экранирования платы со смешанными сигналами |
|
|
|
Feb 17 2015, 09:17
|
Местный
  
Группа: Свой
Сообщений: 379
Регистрация: 23-10-12
Из: Msk
Пользователь №: 74 056

|
всем привет. проетируемая плата будет работать в условиях, отличных от тепличных, море шумов и излучения. разумно ли закрывать аналоговую сторону платы ВЧ экраном? ацп - область со смешанными сигналами, половину микросхемы экраном не накроешь) значит накрывать весь аналог и микросхему, а цифровые линии отводить на внутренние слои, чего делать не хотелось бы, ибо гигабитные линии. нагуглил следующее http://pcbtech.ru/pages/view_page/146. не понятно как быть с вертикальными разъемами на плате, если их экраном закрывать, нужны отверстия для разъемов, то есть экран будет нестандартный. если есть у кого опыт в экранировании аналоговой схемоты или ссылки на то, как это делать правильно, поделитесь, пожалуйста
|
|
|
|
|
 |
Ответов
|
Feb 17 2015, 17:42
|
Частый гость
 
Группа: Участник
Сообщений: 111
Регистрация: 24-04-14
Пользователь №: 81 504

|
Вот как показано на рисунке так и делать. Окружаете экранируемую область контуром земли, полосой земли, шириной 1.5-2мм, прошиваете ее переходными с шагом 1мм и по этому контуру запаиваете экран из жести. В качестве примера любой мобильник. Бояться наводок от цифровой части микросхемы АЦП не надо, накрывайте всю микросхему. Чтобы защититься от помех требуется комплекс мер. 1. Чистое питание и отсутствие DCDC в цепях питания АЦП 2. Раздельное экранирование входных цепей АЦП, малошумящих фильтров, усилителей, драйверов и собственно АЦП 3. Аккуратная работа с планами земли и питания, тотальное использование stripline для скоростных линий, и отсутствие скоростных линий и питание цифровой части, а также их возвратных путей под аналоговой частью 4. Тотальное использование FerriteBead и конденсаторов в цепях питания и построение звездообразной схемы питания для аналоговой части. 5. Не помешает заэкранировать и цифровую часть 6. Одна из сторон платы обычно накрывается экранами, как на картинке, а нихняя сторона как правило экранируется фрезерованными пустотами в толстой крышке устройства, таким образом что ребра как раз попадают в полосы заземления на нижней стороне платы. 7. Вся плата, включая источники питания, цифровые, аналоговые и аналогоцифровые узлы разбивается на отдельные участки, разделенные полосами заземления, и каждый узел накрывается своим экраном. Это работает. Как вариант все именно так и развести, в случае чего экран просто не устанавливается.
И не надо бояться прятать скоростные линии внутрь платы, я видел работоспособный промышленный дизайн где PCIE Gen2 5GHz проходил по двум внутренним слоям, прием по одному внутреннему слою, передача по другому, с переходными высотой чуть более 2мм на всех линиях и длиной трасс не менее 10см. Так что если у Вас порядок сигналов такой же, есть масса запаса по SI. Как вариант, если очень хочется, можно использовать гибкожесткие коаксиалы толщиной 1мм для протаскивания пар по плате. У них более качественные параметры, но правда такая жесть на смешанной плате вряд ли понадобится, это из области импедансов РЧ.
Не надо бояться дыр в экране. Если есть вертикальный разъем, то щель в 0.5мм не повлияет на экранирование.Через сам разъем больше помех пролезет. И наконец, любая плата от старой мобилы очень хороший референс дизайн как именно надо делать. Там все и аналог, и цифра, и прием слабых сигналов, и передача сильных РЧ сигналов. Микроскоп и мануал от мобилы в руки. Очень хороший пример. Экранирование там сделано качественно, зашумить его сложно.
Сообщение отредактировал silantis - Feb 17 2015, 17:51
|
|
|
|
|
Mar 2 2015, 15:14
|
Местный
  
Группа: Свой
Сообщений: 379
Регистрация: 23-10-12
Из: Msk
Пользователь №: 74 056

|
Цитата(silantis @ Feb 17 2015, 20:42)  Окружаете экранируемую область контуром земли, полосой земли, шириной 1.5-2мм, прошиваете ее переходными с шагом 1мм под границами экрана на внутренних слоях платы получится забор из via, который в любом случае придется разредить, чтобы протащить сигнальные линии. Цитата(silantis @ Feb 17 2015, 20:42)  7. Вся плата, включая источники питания, цифровые, аналоговые и аналогоцифровые узлы разбивается на отдельные участки, разделенные полосами заземления, и каждый узел накрывается своим экраном. все сигналы, пересекающие границы этих участков придется вести по внутренним слоям платы. (MGT допустим можно, а вот как сильно изменится спектральный состав аналогового сигнала при переходе через два ПО (via), обладающим паразитными индуктивностью и емкостью). вопрос как сделать лучше: A) накрыть одним экраном входной аналоговый каскад [разъем->фильтр->согласование->ацп]. Все цепи каскада на слое TOP, нет переходов/via -> минимальные искажения в спектр входного аналогвого сигнала, но наверное хуже межканальная развязка ацп. Б) как на картинке
, где разделено все что только можно разделить, наверное лучше межканальная развязка, и даже отдельные зоны для питания и для клока, но во входные аналоговые цепи встраиваются по два via, чтобы пролезть под ребром экрана и вылезти обратно к ацп на слой TOP.
|
|
|
|
|
Mar 3 2015, 08:06
|
Узкополосный широкополосник
     
Группа: Свой
Сообщений: 2 316
Регистрация: 13-12-04
Из: Moscow
Пользователь №: 1 462

|
Цитата(kappafrom @ Mar 2 2015, 19:14)  как на картинке, где разделено все что только можно разделить, наверное лучше межканальная развязка, и даже отдельные зоны для питания и для клока, но во входные аналоговые цепи встраиваются по два via, чтобы пролезть под ребром экрана и вылезти обратно к ацп на слой TOP. На внутренних слоях всегда лучше разводить, ЭМС выше и нет фазовой дисперсии. Хорошее правило - придерживаться минимальной длины линий на верхнем слое, тогда возможно и экранов между каналами до 300 МГц не понадобится. Про виа уже сказали - минимум. Чей кусок платы, какой генератор и как раздается?
|
|
|
|
|
Mar 3 2015, 09:14
|
Местный
  
Группа: Свой
Сообщений: 379
Регистрация: 23-10-12
Из: Msk
Пользователь №: 74 056

|
Цитата(rloc @ Mar 3 2015, 11:06)  Чей кусок платы, какой генератор и как раздается? клок приходит на плату извне через дифпару, может быть дифсинусоидой/просто синусоидой/меандром -> LTC6957 (to LVDS conv) -> Si5368 CLKOUT[4..0] -> FPGA_CLK/FPGA_MGT_bank0/FPGA_MGT_bank1/ADC_CLK Цитата(silantis @ Mar 3 2015, 08:32)  Гигабитный выход безусловно только на GTP трансиверы. В сборочном ките (плата ацп+материнка) гигабитный выход АЦП подается на LVDS порты общего назначения. [1] Плата с АЦП: http://cds.linear.com/docs/en/demo-board-s...ic/1525asch.pdf[2] Материнка: http://cds.linear.com/docs/en/demo-board-s...ic/1371asch.pdf[3] Сборка: http://cds.linear.com/docs/en/demo-board-manual/dc1525af.pdfНапример, [1] -> лист_2 -> разъем J1 -> пины G9/G10 (CHANNEL 1 OUTA+/-) приходят в [2] -> лист_12 -> разъем J8 -> пины G9/G10 (цепи LPC_P32/LPC_N32) -> лист_9 XC5VLX30T Bank_18 LVDS_GPIO. Видимо 10B/8B decoder в ПЛИСе реализован вручную, а не как готовое решение GTP порта. К тому же, непонятно следующее. Инженеры Linear используют в [2] разъем Samtec SEAF-40-06.5-10-A, в даташите которого http://www.samtec.com/ftppub/pdf/seaf.pdf указано на каких пинах можно пускать дифпары. В ките дифпары разложены по разъему загадочно... в шахматном порядке, но не в соответствии с документацией на разъем...
|
|
|
|
|
Mar 3 2015, 10:11
|
Местный
  
Группа: Свой
Сообщений: 379
Регистрация: 23-10-12
Из: Msk
Пользователь №: 74 056

|
Цитата(VCO @ Mar 3 2015, 12:47)  В условиях "диких" помех надёжнее было бы оптоволокном. Ну или экранированной дифпарой тоже как-то понадёжнее будет, чем обычной... PCB_CLK_GEN -> разъем Samtec 26 Gbps -> PCB_FPGA_ADC т.е. плата вставляется в материнку, на которой генерируется клок
|
|
|
|
|
Mar 3 2015, 11:48
|
Узкополосный широкополосник
     
Группа: Свой
Сообщений: 2 316
Регистрация: 13-12-04
Из: Moscow
Пользователь №: 1 462

|
Цитата(kappafrom @ Mar 3 2015, 14:11)  PCB_CLK_GEN -> разъем Samtec 26 Gbps -> PCB_FPGA_ADC т.е. плата вставляется в материнку, на которой генерируется клок Плохо, точнее кошмар, по-другому нельзя сказать. Те, кто думает, что к клоку требования по ЭМС менее серьезные, чем ко входному сигналу, сильно ошибаются. Встречался с конструкцией, описанной Вами, была приемная часть антенной решетки, ничего хорошего не вышло, переделывали. И самое неприятное - результат был прогнозируем заранее. Для тактового сигнала линии должны быть на основе коаксиального кабеля с двойной экранировкой (> 100 дБ) или жестких/полужестких кабелей. Никакие дифференциальные линии от помех не спасут, пролазы могут быть до -30дБ, для цифровых линий это нормально, для аналоговых - смерть. Цитата(kappafrom @ Mar 3 2015, 13:14)  клок приходит на плату извне через дифпару, может быть дифсинусоидой/просто синусоидой/меандром -> LTC6957 (to LVDS conv) -> Si5368 CLKOUT[4..0] -> FPGA_CLK/FPGA_MGT_bank0/FPGA_MGT_bank1/ADC_CLK Такой же кошмар, как и в предыдущем случае. Чтобы на ПЛИС подать, такая цепочка подойдет, на АЦП - нет. Между внешним клоком и тактовым входом АЦП должно быть минимум активных элементов, и этот минимум должен обеспечивать -170 дБн/Гц широкополосного шума, что LVDS и PECL драйверы не могут дать по определению, и тем более системы с внутренней ФАПЧ. P.S. Прошу прощение за жесткую критику, иначе нельзя. Не могу видеть, как динамику АЦП с 70 дБ по SNR/SINAD убивают до 45-55 дБ.
|
|
|
|
|
Mar 3 2015, 12:34
|
Местный
  
Группа: Свой
Сообщений: 379
Регистрация: 23-10-12
Из: Msk
Пользователь №: 74 056

|
Цитата(rloc @ Mar 3 2015, 14:48)  P.S. Прошу прощение за жесткую критику, иначе нельзя. Не могу видеть, как динамику АЦП с 70 дБ по SNR/SINAD убивают до 45-55 дБ. стучусь сюда периодически, чтобы эту самую критику услышать. LVDS LVPECL не подойдут, а что же тогда?
|
|
|
|
|
Mar 3 2015, 14:07
|
Местный
  
Группа: Свой
Сообщений: 379
Регистрация: 23-10-12
Из: Msk
Пользователь №: 74 056

|
Цитата(rloc @ Mar 3 2015, 16:15)  RF усилители HBT SiGe или InGaP по схеме Дарлингтона (для безусловной стабильности) + пассивные делители мощности + балуны для преобразования в дифф. сигнал - это в идеальном случае а есть где подсмотреть реализацию?
|
|
|
|
|
Mar 4 2015, 12:15
|
Узкополосный широкополосник
     
Группа: Свой
Сообщений: 2 316
Регистрация: 13-12-04
Из: Moscow
Пользователь №: 1 462

|
Цитата(kappafrom @ Mar 3 2015, 18:07)  а есть где подсмотреть реализацию? Попробую составить примерный вариант: Вход -> аттенюатор на 1..3 дБ -> пара встречных диодов Шоттки -> усилитель RFMD SGA4486 -> делитель 1:4 Minicircuits SCA-4-10 -> линии передачи на отдельном внутреннем экранированном слое -> балуны типа Murata DXW21B -> вход clk АЦП Краткие пояснения: аттенюатор с диодами ограничит входную мощность до уровня 2-3 дБм, усилитель раскачает сигнал до 16-17 дБм (на 2-3 дБ больше, чем обычно пишут в строке P1db, с легким ограничением), и с учетом потерь в делителе, на один канал АЦП получится 9-10 дБм или порядка 1 В амплитуды (2В p-p), что в большинстве случаев хватает. Если качество входного сигнала не известно, то вместо аттенюатора желательно поставить простой полосовой LC фильтр для снижения широкополосного шума. Цитата(VCO @ Mar 4 2015, 09:08)  А 1:16 есть? Гванелла именно с такого начинал: https://yadi.sk/i/naWL-bVDf2hSX
|
|
|
|
|
Mar 4 2015, 15:05
|
Местный
  
Группа: Свой
Сообщений: 379
Регистрация: 23-10-12
Из: Msk
Пользователь №: 74 056

|
Цитата(rloc @ Mar 4 2015, 15:15)  Попробую составить примерный вариант:
Вход -> аттенюатор на 1..3 дБ -> пара встречных диодов Шоттки -> усилитель RFMD SGA4486 -> делитель 1:4 Minicircuits SCA-4-10 -> линии передачи на отдельном внутреннем экранированном слое -> балуны типа Murata DXW21B -> вход clk АЦП что-то сложная и малопонятная мне по матчасти схема получается. в начале был еще вариант с CMOS логикой LittleLogic или TinyLogic, где "шумы на уровне -175 dBc/Hz и фликкер небольшой", может быть такой вариант будет доступнее для понимания..
|
|
|
|
|
Mar 4 2015, 17:51
|
Узкополосный широкополосник
     
Группа: Свой
Сообщений: 2 316
Регистрация: 13-12-04
Из: Moscow
Пользователь №: 1 462

|
Цитата(kappafrom @ Mar 4 2015, 19:05)  что-то сложная и малопонятная мне по матчасти схема получается. Или не хотите понимать. Пусть вышестоящее руководство даст указания, как нужно делать. Цитата(kappafrom @ Mar 4 2015, 19:05)  в начале был еще вариант с CMOS логикой LittleLogic или TinyLogic, где "шумы на уровне -175 dBc/Hz и фликкер небольшой", может быть такой вариант будет доступнее для понимания.. Схема на первый взгляд выглядит проще - берется несколько логических буферов типа NC7SZU04 или NC7SVU04 и объединяются по входам, но надо учитывать, что растет суммарная входная емкость и ее необходимо согласовывать с 50-ой линией. Выход не желательно напрямую подключать к 50-ой линии, возможно резистор придется поставить небольшой последовательно. И такая схема требует большого размаха входного напряжения, где-то 5...10 дБм, поскольку сами элементы на частотах ~100 МГц имеют небольшое усиление. В предыдущем варианте диапазон входного напряжения может быть в более широком диапазоне - от -5 дБм до 10 дБм. Собирайте макеты и экспериментируйте. P.S. Есть оказывается малошумящий PECL, Hittite как всегда отличается своей проворностью и умением делать эксклюзивные вещи - HMC987LP5E, но пока не понятна дальнейшая судьба продукции этой фирмы в целом.
|
|
|
|
Сообщений в этой теме
kappafrom Вопросы экранирования платы со смешанными сигналами Feb 17 2015, 09:17 microstrip_shf Информации мало. Нужно знать хотя бы диапазон част... Feb 17 2015, 16:12 kappafrom Цитата(silantis @ Feb 17 2015, 20:42) Вот... Feb 17 2015, 20:15  silantis Цитата(kappafrom @ Feb 18 2015, 00:15) сп... Feb 18 2015, 05:04   ЮВГ Цитата(silantis @ Feb 18 2015, 08:04) Кар... Feb 24 2015, 21:05    kappafrom Цитата(ЮВГ @ Feb 25 2015, 00:05) потратит... Mar 2 2015, 12:13  silantis 1. Спектральный состав никак не изменится, посколь... Mar 2 2015, 16:25   kappafrom Цитата(silantis @ Mar 2 2015, 19:25) 1. С... Mar 2 2015, 19:54   Sokrat Цитата(silantis @ Mar 2 2015, 19:25) 1. С... Mar 3 2015, 05:30            Lmx2315 QUOTE (kappafrom @ Mar 4 2015, 19:05) что... Mar 4 2015, 15:11             VCO Цитата(rloc @ Mar 4 2015, 20:51) P.S. Ест... Mar 5 2015, 05:16           kappafrom Цитата(rloc @ Mar 4 2015, 15:15) Попробую... Mar 11 2015, 12:05            VCO Цитата(kappafrom @ Mar 11 2015, 15:05) 1.... Mar 11 2015, 12:20             kappafrom Цитата(VCO @ Mar 11 2015, 15:20) Скорее в... Mar 11 2015, 12:29              VCO Цитата(kappafrom @ Mar 11 2015, 15:29) а ... Mar 11 2015, 13:19            silantis Цитата(kappafrom @ Mar 11 2015, 16:05) 2.... Mar 11 2015, 18:38            rloc Цитата(kappafrom @ Mar 11 2015, 16:05) 2.... Mar 11 2015, 21:33             VCO Цитата(rloc @ Mar 12 2015, 00:33) Не логи... Mar 12 2015, 06:13              rloc С источником несколько проще - отфильтровать не та... Mar 12 2015, 07:16               a123-flex Цитата(rloc @ Mar 12 2015, 11:16) С источ... Mar 12 2015, 16:57                rloc Цитата(a123-flex @ Mar 12 2015, 20:5... Mar 12 2015, 17:14                 a123-flex Цитата(rloc @ Mar 12 2015, 21:14) Вижу Вы... Mar 12 2015, 17:30                  rloc Цитата(a123-flex @ Mar 12 2015, 21:3... Mar 12 2015, 17:45                   a123-flex Цитата(rloc @ Mar 12 2015, 21:45) Мне не ... Mar 12 2015, 17:49                    rloc На гибко-жестких ПП не проверял передачу, теоретич... Mar 15 2015, 14:22                     kappafrom Цитата(rloc @ Mar 15 2015, 17:22) В совре... Oct 12 2015, 11:56       Lmx2315 QUOTE (rloc @ Mar 3 2015, 15:48) Такой же... Mar 3 2015, 15:43        kappafrom Цитата(Lmx2315 @ Mar 3 2015, 18:43) ..а в... Mar 3 2015, 15:58        rloc Цитата(Lmx2315 @ Mar 3 2015, 19:43) ..а в... Mar 3 2015, 16:34         Lmx2315 QUOTE (rloc @ Mar 3 2015, 19:34) Для воен... Mar 3 2015, 18:00          rloc Цитата(Lmx2315 @ Mar 3 2015, 22:00) ..да ... Mar 3 2015, 18:31 Aner В этой книге много примеров расчётов и параметров ... Feb 24 2015, 22:34 silantis Гигабитный выход безусловно только на GTP трансиве... Mar 3 2015, 05:32 kappafrom Цитата(silantis @ Mar 3 2015, 08:32) Гига... Mar 3 2015, 07:10 VCO Они же одновременно и трансформаторы советуют для ... Mar 3 2015, 13:30 rloc Цитата(VCO @ Mar 3 2015, 17:30) Они же од... Mar 3 2015, 13:36  VCO Цитата(rloc @ Mar 3 2015, 16:36) По сути ... Mar 3 2015, 13:51   rloc Цитата(VCO @ Mar 3 2015, 17:51) Ну не сов... Mar 3 2015, 14:20    VCO Цитата(rloc @ Mar 3 2015, 17:20) Конечно ... Mar 4 2015, 05:08 microstrip_shf Пробовали передавать по оптике в антенной решетке ... Oct 12 2015, 12:38 kappafrom Цитата(microstrip_shf @ Oct 12 2015, 15:3... Oct 12 2015, 14:24  Aner QUOTE (kappafrom @ Oct 12 2015, 17:24) из... Oct 12 2015, 15:12 microstrip_shf Я про трансиверы написал "примерно" исхо... Oct 12 2015, 16:00 Aner Стандарт PECL (Positive Emitter Coupled Logic) это... Oct 12 2015, 18:46 microstrip_shf Здесь LVPECL . По привычке называю PECL , так как ... Oct 12 2015, 19:00
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|