Составить схему из логический элементов + Xilinx Опции

[IMNO]

Здравствуйте! Дана формула:
(C and В) or (not (A or D)) or (A and not В)

Надо составить на её основе схему в Xilinx ISE. Вот, что получилось у меня:



Когда хочу запустить эмуляцию Simulate Post-Fit Model выдаёт ошибку. Пишет ERROR:Simulator:34 - Elaboration failed.. Подозреваю, что ошибка в схеме. Если не размножать входы А и В, то симуляция запускается. Исправьте пожалуйста!

[Vacik]

Мне кажется, у вас неправильно нарисован: (A and not В).

[IMNO]

Добавте в схему входные буфера IBUF (сразу после входных пинов IPAD)

Не помогло.

Мне кажется, у вас неправильно нарисован: (A and not В).

Исправил. Посмотрите пожалуйста.



И ещё: при симуляции Simulate Behavioral Model не отображается сигнал с выхода V. Я так понимаю его просто нету поэтому он не отображается?

Сообщение отредактировал IMNO - Mar 10 2015, 14:30