Без входного буфера можно попытаться пережить. Поправьте, если не прав.
А далее:
800*600*24*75 / 32 = 25 мегаслов на канал в одну сторону.
По условиям ТС постоянно задействованы будут только 6 каналов.
6 на вывод изображения или 5 на вывод, одно на ввод.
Это 150 МГц на 32 шину. DDR2 с запасом. Ее разве нельзя подключить к ПЛИС не в BGA-корпусе?
В реализации очень удобно по Avalon_MM все разруливается.
Хотя, возможно, и ошибаюсь.
Если можно входную частоту 75 Гц понизить, то это тоже надо сделать, как и выходную впрочем. Ибо выводятся статичные картинки.
Upd: ножек нужно, действительно, много. Может не хватить.
Upd2: можно решить проблему, например: 1) ЦАП с последовательным LVDS интерфейсом (типа
CH7022). 2) буфер шины в виде отдельной м/с. 3) serdes от Ti (если это вообще реально).
В предложенной Вами схеме чересчур много корпусов. Монстрообразно получится. И могут быть танцы с отладкой всей этой россыпи.
Сообщение отредактировал x736C - Mar 19 2015, 00:53