Не приведет ли к сбоям схема где выход одного PLL поступает на вход другого? Ведь джиттер первого по идее воздействует на петлю обратной связи второго. А то я хочу затактировать процессор с генератора имеющего внутри PLL. В процессоре тоже тактовая частота формируется через свой PLL.
Должно работать. Если джиттер опорной частоты выбивает петлю тактируемого генератора, то либо петля рассчитана неверно, либо джиттер какой-то космический. У меня в приемниках 1-й гетеродин (перестраиваемый) использует в качестве опоры частоту второго гетеродина (фиксированную), которая также формируется PLL. С процессорами так не экспериментировал.
Каскадирование PLL, вопрос по устойчивости схемы.
Mar 30 2015, 20:01
