Каскадирование PLL, вопрос по устойчивости схемы. Опции

[paskal]

Не приведет ли к сбоям схема где выход одного PLL поступает на вход другого? Ведь джиттер первого по идее воздействует на петлю обратной связи второго.
А то я хочу затактировать процессор с генератора имеющего внутри PLL. В процессоре тоже тактовая частота формируется через свой PLL.

[Old_horse]

когда-то для эксперимента пробовали каскадировать однотипные PLL, как с общей обратной связью, так и с местными. При этом характеристики выходного сигнала ухудшались даже без общей обратной связи, увеличивался джиттер. Если PLL настроены по разному и полюса регулировочных характеристик разнесены, то наверное все будет нормально работать.