Каскадирование PLL, вопрос по устойчивости схемы. Опции

[paskal]

Не приведет ли к сбоям схема где выход одного PLL поступает на вход другого? Ведь джиттер первого по идее воздействует на петлю обратной связи второго.
А то я хочу затактировать процессор с генератора имеющего внутри PLL. В процессоре тоже тактовая частота формируется через свой PLL.

[ДЕЙЛ]

Не приведет ли к сбоям схема где выход одного PLL поступает на вход другого? Ведь джиттер первого по идее воздействует на петлю обратной связи второго.
А то я хочу затактировать процессор с генератора имеющего внутри PLL. В процессоре тоже тактовая частота формируется через свой PLL.

Почему бы обычный буфер не поставить, если есть сомнения? Процессору без разницы, как формируется сигнал до его входа

[paskal]

Почему бы обычный буфер не поставить, если есть сомнения?

Какой еще буфер? Это же джиттер. От него не буфером, ни фильтром не избавишься. Джиттер практически не меняет спектр, поэтому не фильтруется.

Процессору без разницы, как формируется сигнал до его входа

Процессору - да, без разницы. Но до процессора там стоит PLL, и от двух PLL будет что то типа интерференции, интересует насколько это опасно.

[x736C]

Это же джиттер. От него не буфером, ни фильтром не избавишься. Джиттер практически не меняет спектр, поэтому не фильтруется.

Странно, тут пишут, что очень помогает кварцевый фильтр. И как он может не менять спектр.
http://www.analog.com/library/analogdialog...timization.html

Видимо, физический смысл ускользнул от меня.