Вопрос по GCLK_Buffer для Spartan 2..., GCLK_BUFFER for Spartan 2 Опции

[Elresearch]

Если смотреть в Xilinx FPGA Editor-е на GCLKBUF, то у него есть вход CE. В библиотеке элементов GCLKBUF (он же BUFG) без этого управляющего сигнала. Ну очень нужно завести 4-ре клока с внешних глобальных пинов на глобальную шину (через 4-ре BUFG с CE). Можно на VHDL-е, можно в схематике. Заранее благодарен. Elresearch

[Elresearch]

Если используем мультиплексор на LUT, то можно так не извращаться. достаточно после мультиплексора поставить BUFG и CLK будет разведён на глобальной шине, но это не интересно, т.к. задержка на линиях до мультика и задержка на мультике уже не есть хорошо :-(