Сквозное прохождение сигнала через два триггера, возможно ли такая ситуация после синтеза и разводки? Опции

[pav2051]

Доброго времени суток.
Цифровой схемотехникой и темой ПЛИС занимаюсь не так давно, поэтому прошу знающих людей пояснить следующую ситуацию.
Имеем код, синтезируемый в два последовательно соединенных триггера:

Код

always @(posedge clk) begin
    z <= y;
    y <= x;end

может ли при разводке возникнуть ситуация, когда новые данные на вход второго триггера придут раньше, чем клок на второй триггер, т. е. новые данные появятся на выходе второго триггера не по второму фронту, как ожидаем, а по первому? Или же трассировщик не допустит такой ситуации?

Аналогичный вопрос для другого примера:

CODE

always @(posedge clk)
case (state)
...
1: begin
z <= in1 + in2;
state <= 2;
end

2: begin
z <= in1 - in2;
state <= 3;
end
...
endcase

Если этот код синтезируется в следующую конструкцию, то допустима ли ситуация, когда состояние автомата успеет измениться и пройти через логику на вход триггера до прихода того же самого фронта клока на этот триггер?


Сообщение отредактировал des00 - Apr 7 2015, 05:05

[Alex_vod]

Если входные сигналы принадлежат другому клоку , может возникнуть метастабильность, поэтому
лучше удалить логику между 1 и 2 триггером

quartusii_handbook 14.1 стр 810
А еще лучше "привести" сигналы к единой тактовой , и только затем добавлять логику
Если входные сигналы уже были "регистрированы" вашей clk и схема работает на clk , тогда всё должно быть нормально (конечно если тайминг анализ не ругается)