перевод проекта ПЛИС на БМК, почём и кто? Опции

[ilo]

озадачилась вопросом - чего нам может стоить в деньгах перевод нашего намечающегося проекта из тысячи-полутора тыс. логических элементов, реализованного на ПЛИС Альтеры, в БМК? Ну и дальнейшее производство мелкой партии около 50 штук.

кто сталкивался с такой процедурой? вроде бы видела немало предложений от разных фирм, но цены как всегда не раскрываются. Интересен хотя бы порядок, чтобы понять, рассматривать этот вариант, или забыть как страшный сон?

Сообщение отредактировал ilo - Apr 1 2015, 13:03

[kleverd]

Как мне представляется, процесс заключается в следующем.
Сначала нужно отладить проект на плис. Убираются все платформозависимые блоки. Указанные блоки надо заменить на самописные, или те, которые содержатся в библиотеке стандартных ячеек на целевой фабрике.
Как только все отлажено, просимулировано можно идти дальше.
А дальше берется синтезатор типа LeonardoSpectrum от Ментора и ему скармливаются файлы написанные на верилоге или виэйтчдиэле. Перед этим в ЛеонардоСпектрум следует подгрузить библиотеку синтеза, содержащую стандартные ячейки. Библиотека берется с завода, на котором будет изготавливаться микросхема.
После ЛеонардоСпектрум стнтезирует описание дизайна на Верилоге или на ВХДЛе, которое содержит исключительно библиотечные элементы.
Далее это синтезированное описание дизайна надо подкинуть кому нибудь типа Tanner EDA. В схемном редакторе создать ячейку, описанную файлом на верилоге.
Далее в схемном редакторе Таннер тулз следует экспортировать нетлист в формате TPR.
Дальше надо перейти в Tanner L-edit. В модуле SPR надо загрузить сгенерированный ранее нетлист и указать из какой библиотеки блать топологическое описание стандартных ячеек.
В завершении нажимаем кнопочку Run и получаем готовую микросхему с фреймпадом, который генерируется автоматически.

Но не стоит обнадеживаться кажущейся простотой процесса. На пути встретятся куча багов, косяков и прочих мелких недоделок, которыми располагает Tanner EDA. На самом деле качество автоматического роутинга в Таннере вызывает некоторые сомнения.

Сообщение отредактировал kleverd - Apr 12 2015, 19:19

[SM]

Как мне представляется, процесс заключается в следующем.
Сначала нужно отладить проект на плис. Убираются все платформозависимые блоки.

А на самом деле, все по-другому. За исключением этих двух шагов. Далее надо:

1) Сделать некую (железную) тестовую обвязку для FPGA-прототипа, тест-систему. На ней все отладить.
2) Описать эту обвязку в виде тест-бенча для проекта, добиться, чтобы тест в нужном объеме проходил в системе моделирования.
3) Сгенерировать необходимые блоки памяти. Это делает обычно по запросу вендор БМК.
4) Синтезировать. Это Synopsys DC, либо кусок Cadence Encounter (RTL Compiler) + либы от вендора БМК
5) проверить формальной верификацией соответствие результатов для этого синтеза и для FPGA-версии.
6) проверить STA.
7) прогнать тест-бенч, сделанный в 2) на этом нетлисте, до тех пор, пока не сойдется, править что-то, пересинтезировать. Лучше всего, пользоваться Synopsys VCS или Cadence NC-Verilog, можно на крайняк модельсимом.
8) Сгенерировать .vcd-файл с результатами моделирования, которое признано Вами корректным.
9) Отправить этот нетлист, этот .vcd файл, и констрейны вендору БМК, он сделает размещение и разводку. Никто Вам не даст необходимые для бэкенда библиотеки, а даже, если вдруг даст с перепугу, скидки в цене не будет никакой.
10) После размещения и разводки, вендор прогонит Ваш .vcd файл на post-route нетлисте (и пришлет его Вам, новый нетлист + SDF, сами тоже все проверите и прогоните - и формальную, и моделирование).
11) Если все устраивает - подписываете документ, что вперед, на фаб. signoff, так сказать.
12) Они выпекают кристаллы, и тестируют их тестером по тому самому .vcd файлу - чипы, прошедшие данный тест, признаются годными, корпусируются (если заказывали), и едут к Вам.

На самом деле, совершенно ничего сложного.