DDS compiler 4.0 : есть вопрос - Форум разработчиков электроники ELECTRONIX.ru

реклама на сайте
подробности

Wiki

Photo

Forum

Reviews

Help (!)

Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор

DDS compiler 4.0 : есть вопрос

Опции

qwa

Apr 19 2015, 18:47

Сообщение #1

Частый гость

Группа: Участник
Сообщений: 80
Регистрация: 8-02-15
Из: Санкт-Петербург
Пользователь №: 85 020

Надо сделать перенос на нулевую частоту. Сел разбираться с DDS в Симулинке (System Generator). Однако есть нюанс (на картинке). То есть,чем больше частоту на выходе я ставлю,тем все меньше сигнал напоминает синус. Как с этим бороться? При 5-8 МГц картинка еще более-менее,а если мне надо много больше,то что делать?

Эскизы прикрепленных изображений

Ответов

Alexey_Rostov Просмотр профиля	Apr 19 2015, 19:06 Сообщение #2
Местный Группа: Свой Сообщений: 236 Регистрация: 28-06-13 Из: Минск, Беларусь Пользователь №: 77 312	Цитата(qwa @ Apr 19 2015, 21:47) Как с этим бороться? Бороться то зачем? DDS это обычный алгоритм вычисления функции (в Вашем случае синуса). На крайнем рисунке частота соответствует 1\4 частоты дискретизации (4 точки на период). Увеличьте частоту дискретизации и получите сигнал бОльшей частоты.