Быстрая память SRAM в FPGA, < 5ns Опции

[Sh@dow]

Здраствуйте.

Для задачи необходима быстрая статическая память с временем доступа <5 ns.
Приходилось работать с процессором TigerSHARC у которого стоит 24Mbit с временем доступа 1.6 ns.
Реально ли найти FPGA с памятью схожего обьема?

[RobFPGA]

Приветствую!

Что Вы имеете ввиду под временем доступа? время цикла чтения со стороны внешнего проца?
Если если так то для случайного доступа по асинхронной шине будет еще больше.
Лучше конечно вычитывать данные в проц в синхронном режиме шины.
Естественно если это возможно и позволяет алгоритм обработки.

Вообще правильнее для начала оценивать не требуемое время записи а требуемую полосу доступа к памяти (MB/s).
При этом учитывая как особенности работы выбранной памяти (смена режима R/W, регенерация, смена банков, и.т.д ) так и особенности алгоритма доступа к памяти.

Организовать буферирование данных на FPGA (или на CPLD) и внешней памяти для таких данных не проблема (при условии если усредненная полоса внешней памяти с запасом больше требуемой).
Для простейшего случая например достаточно будет внешней SRAM в 512Kx32 бита с частотой >100 MHz.

Успехов! Rob.