FIFO на DDR2, можно получить 100МГц запись/чтение? Опции

[Major]

Есть платка на базе XC6SLX150-2FGG (https://www.opalkelly.com/products/xem6310/)
Память MT47H64M16HR-3:G.
Хочется принимать данные и отдавать через USB3 в ПК. Входной постоянный входной поток 32 бита и частота 1 до 80МГц.
Выходной в контроллер USB3 на частоте 100МГц.
Перед передачей данные буферизуются через FIFO, чтобы иметь свободу маневра на ПК (16Мбайт даст ~50мс буфера).

Входные данные записываются непрерывно. Выходные по мере готовности USB. Данные на входе поступают блоками (пока в ФИФО нет места на блок, они не записываются), на выходе тоже забираются блоками.
Возможно такое реализовать, или утопия? Если возможно, то сколько по времени надо на разработку (или цена вопроса)?

Память работает на 300МГц*32бита. По 100 на запись и чтение блоками, и 100 на рефреш и открытие строк.
Или лучше подумать про https://www.opalkelly.com/products/xem7350/? Эта нравиться больше, но не ясно как с экспортом/импортом.

[RobFPGA]

Приветствую!

В Spartan 6 контроллер DDR железный мульти-портовый - почти ничего не занимает. MIG ( халява ) просто генерит обвязку для встроенного контроллера.
Рабочие частоты для логики ~150-300 MHz. память и FIFO 300-400 MHz. AXI шина 100-125 MHz

На LХ45 можно много всего впихнуть - например систему обработки данных доплеровского локатора (FIR, FFT, AFC, и.т.д ) с входным потоком 2x250 MByte/s + SOC на MicroBlaze + 1G ethernet c выходом ~90 MByte/s (и еще останется место светодиодом поморгать ).

В Вашем случае думаю что почти пустой будет ~20-30% займет.

Можно будет использовать готовые блоки для организации FIFO на DDR. (см AXI Virtual FIFO) ну или свои извраты на тему AXI DMA

Успехов! Rob.