SD card: 512 blocks limit. Опции

[pitt]

Sorry for using English - I don't have russian keyboard.
Here is my problem: I'm writing blocks 512 bytes each on consecutive sectors of SDHC card. Hardware is STM3240G-EVAL. No file system, no OS no interrupts except SDIO and DMA serving SDIO. The goal is to test the software and measure my access speed: average and lowest. When I'm writing 256 blocks(CMD25) at a time loop of 1000 times I don't have issues except sometimes(5%) access time is more than 10 times greater than average. Don't know why but it is. When I'm writing 512 blocks Average speed is the same but lowest is almost 20 times above average. And the last thing: as soon as I'm trying to write >512 blocks I'm getting instantly FEIF...
Please share your thoughts and knowledge.

Thank you in advance.

Google translator:
Вот моя проблема: я пишу блоки 512 байт каждый на подряд секторов SDHC карты. Аппаратное STM3240G-EVAL. Нет файловая система, нет ОС нет прерывания кроме SDIO и DMA служащая для SDIO.Целью является для тестирования программного обеспечения и измерения мою скорость доступа: средний и низкий. Когда я пишу 256 блоков (CMD25) в петле времени в 1000 раз меня нет проблем, кроме иногда(5%) время доступа более чем в 10 раз больше, чем в среднем. Не знаю почему, но это так. Когда я пишу 512 блоков Средняя скорость же, но низкая почти в 20 раз выше среднего. И последнее: как только я пытаюсь написать> 512 блоков я получаю мгновенно FEIF ...
Пожалуйста, поделитесь своими мыслями и знаниями.

[Golikov A.]

они торопятся с чипами, так что их не хватает, ошибки не успевают обслуживать, а вы неточности от них ждете)...

если поглядеть просторы интернета
FEIF - про этот флаг многие говорят, и многие сходятся к простому его игнорированию.

в описании я нашел вот что

Caution is required when choosing the FIFO threshold (bits FTH[1:0] of the DMA_SxFCR
register) and the size of the memory burst (MBURST[1:0] of the DMA_SxCR register): The
content pointed by the FIFO threshold must exactly match to an integer number of memory
burst transfers. If this is not in the case, a FIFO error (flag FEIFx of the DMA_HISR or
DMA_LISR register) will be generated when the stream is enabled, then the stream will be
automatically disabled. The allowed and forbidden configurations are described in the
Table 48: FIFO threshold configurations.

дальше табличка идет запрещенных конфигураций, может с ней свериться... в ней больше запрещено чем разрешено...

[pitt]

...если поглядеть просторы интернета
FEIF - про этот флаг многие говорят, и многие сходятся к простому его игнорированию.

Links please.

в описании я нашел вот что
дальше табличка идет запрещенных конфигураций, может с ней свериться... в ней больше запрещено чем разрешено...

The mode we're using (the last one on the page 315) is allowed, so the question still remains: why do I get stupid FEIF?!
Why STM doesn't clarify this issue? Well, one can ask many more rhetorical questions but the main one is always: Who needs rhetorical questions?!

Сообщение отредактировал pitt - May 12 2015, 01:29