Каскадирование PLL, вопрос по устойчивости схемы. Опции

[paskal]

Не приведет ли к сбоям схема где выход одного PLL поступает на вход другого? Ведь джиттер первого по идее воздействует на петлю обратной связи второго.
А то я хочу затактировать процессор с генератора имеющего внутри PLL. В процессоре тоже тактовая частота формируется через свой PLL.

[krux]

для генераторов (в том числе с PLL) обычно проводят уровни фазовых шумов.
а у PLL указывается полоса захвата/удержания и коэффициент демпфирования.
вот сравнить бы их.

если ширина полосы захвата у PLL2, например, в разы (не говоря уже о порядке) шире чем полоса, в которой джиттер, выходящий с PLL1, имеет достаточно существенное значение, - то проблем не возникнет точно.
что характерно, обычно у процессоров полосу захвата PLL делают достаточно широкой, особенно при поддержке spread-spectrum clocking.