Синхронизация начала выборки АЦП Опции

[Fourier]

Здравствуйте!
Разработана плата сбора и обработки данных на Spartan 6 XC6SLX100-3FGG676I.
На борту стоит АЦП ADC08D1000 и две DDR3.
Оцифровку делаю с частотй 960 МГц. АЦП мультиплексирует данные и они идут на FPGA с частотой 480 МГц: итого получаем 2x8x2=32 разряда.
Далее через ISERDES2 частота делится на 4. Т.е. имеется шина данных 32x4=128 разрядов с частотой 120 МГц.
Данные пишутся в две DDR3 (Четные отсчеты в одну, нечетные - в другую). Со сбором данных сейчас вроде все ОК)))
Вопрос состоит в следующем: можно ли какими-то ухищрениями сделать внешнюю синхронизацию начала оцифровки с точностью +-Tд, где Tд - интервал дискретизации?
Или довольствоваться величиной +-1/(120 МГц)?
Заранее спасибо за ответы.

Сообщение отредактировал Fourier - May 19 2015, 15:56

[krux]

а если сделать специальный "регистр смещения синхронизации", передавать всё на ПК, и уже там отсеять первые 0...7 отсчетов?

есть конечно ещё вариант с выстраиванием gearbox, который будет крутить части вашего 128-битного слова в зависимости от регистра синхронизации до записи в память.

ps. если у вас есть тактовый для дискретизации 960 МГц в дифференциальном виде - то ISERDES2 можно применить с коэффициентом 1:8.
задержку естественно придётся калибровать