Синхронизация начала выборки АЦП Опции

[Fourier]

Здравствуйте!
Разработана плата сбора и обработки данных на Spartan 6 XC6SLX100-3FGG676I.
На борту стоит АЦП ADC08D1000 и две DDR3.
Оцифровку делаю с частотй 960 МГц. АЦП мультиплексирует данные и они идут на FPGA с частотой 480 МГц: итого получаем 2x8x2=32 разряда.
Далее через ISERDES2 частота делится на 4. Т.е. имеется шина данных 32x4=128 разрядов с частотой 120 МГц.
Данные пишутся в две DDR3 (Четные отсчеты в одну, нечетные - в другую). Со сбором данных сейчас вроде все ОК)))
Вопрос состоит в следующем: можно ли какими-то ухищрениями сделать внешнюю синхронизацию начала оцифровки с точностью +-Tд, где Tд - интервал дискретизации?
Или довольствоваться величиной +-1/(120 МГц)?
Заранее спасибо за ответы.

Сообщение отредактировал Fourier - May 19 2015, 15:56

[Fourier]

Спасибо большое за помощь))) Буду пробовать. Возможность записи калибровки во флешку на плате имеется.

Так то мне всего 4 комплекта надо выпустить...
В следующий раз буду разрабатывать с учетом того, что надо в железе предусматривать коммутацию ЦАПа на АЦП.
Но и эти 4 комплекта хотелось бы сделать так, чтобы в случае ремонта или каких-то корректировок у меня или других людей, кто это будет разгребать проблем было как можно меньше)))



Сообщение отредактировал Fourier - May 20 2015, 18:18

[Krys]

В следующий раз буду разрабатывать с учетом того, что надо в железе предусматривать коммутацию ЦАПа на АЦП.

И ещё заложите раздачу тактовой на ЦАП и АЦП от одного источника, чтобы когерентно было, тоже жизнь облегчите.

да, и ещё в догонку - посмотрите, в АЦП может быть возможность поменять MSB/LSB - тогда это позволит правильно и точно сделать калибровку для младших разрядов

Ещё АЦП бывают с возможностью рандомизации битов, т.е. кодирование данных по псевдослучайному закону, чтобы разровнять спектр наводок по (от) каждой линии. Ещё бывают с возможностью генерации на выход тестового паттерна. Но это похоже не Ваш случай ))