Задержки в корпусе ПЛИС Опции

[vladec]

Развожу DDR3 на Kintex7. Пишут, что надо учитывать задержки распространения в корпусе к контактам. Распечатал список, удивился - задержки до 140ps. Если на обычной плате с экранным слоем типовая задержка порядка 6 ps/mm, то получается эквивалениная длинна более 20мм. Это действительно так или я чего-то не понял?

[sochek]

Развожу DDR3 на Kintex7. Пишут, что надо учитывать задержки распространения в корпусе к контактам. Распечатал список, удивился - задержки до 140ps. Если на обычной плате с экранным слоем типовая задержка порядка 6 ps/mm, то получается эквивалентная длинна более 20мм. Это действительно так или я чего-то не понял?

Вам необходимо определить правила учитывающие распространение сигнала от ball до die. Для этого в constraint manager нужно определить Relative Propagation Delay для каждого пина. Эти данные можно получить из Xilinx Plan Ahead например. Я подсчитывал среднее от min & max для каждого пина в ps.
Так же необходимо выставить ограничении распространения сигнала непосредственно на самой плате Relative Delay они должны согласовываться с скоростью на который вы планируете работать с DDR3 (533MHz и.т.д.).