Парсер языка Verilog Опции

[Fitc]

Добрый день,
Кто-нибудь встречал парсер языка verilog (в частности verilog-netlist)?
Желательно open-source на Си/Си++

[krux]

распарсить верилог - относительно несложно.
вопрос в другом - какова конечная цель этого процесса.
вы ведь так и не указали её.

[Fitc]

распарсить верилог - относительно несложно.
вопрос в другом - какова конечная цель этого процесса.
вы ведь так и не указали её.

Зачем изобретать велосипед?
Конечная цель - возможность менять/генерировать код.

Кстати, я в стандарте verilog не нашёл описания подмножества netlist-конструкций языка.
Кто-нибудь знает какой-нибудь документ, который регламентирует, что должно быть в netlist?