Cyclone V HS Serial Interface Опции

[doom13]

Приветствую.
Посоветуйте высокоскоростной последовательный интерфейс для связи (полный дуплекс) между FPGA Cyclone V GX. Максимальная пропускная способность 5 Гбит/с 10 Гбит/с. На одном из устройств будет ещё задействован 10G Ethernet MAC + XAUI. Предполагается соединение устройств по цепочке

TX0 - > RX1_TX1 -> RX2_TX2 -> ...... -> RXN_10GMAC_XAUI

Нахожу следующие IP-ядра у Altera:
- Rapid IO;
- Rapid IO II;
- SerialLite II;
- POS-PHY Level 4;
- "Голый" PHY.
Ни с одним из данных ядер не работал, хотелось бы услышать советы опытных.
Спасибо.

PS:
Получится ли использовать каждый трансивер на приём и передачу для такой конфигурации?

[doom13]

Появился вопрос по ядру SerialLite. В доке нахожу некие противоречия. Написано, что для Cyclone V тянет 5 Гбит/с. Далее пишут, что для этого необходимо выбирать Transfer Size 4, а он доступен только для Stratix IV.
Как понимаю, 5 Гбит/с 10 Гбит/с должно прокачать по двум четырём линиям. В свойствах ядра надо выбирать 4 линии, TSIZE 2 и пропускную способность линии 2.5 Гбит/с?

Эскизы прикрепленных изображений

 

[prig]

...В доке нахожу некие противоречия.
...В свойствах ядра надо выбирать 4 линии, TSIZE 2 и пропускную способность линии 2.5 Гбит/с?

- Скорее всего, Transfer Size 4 не поддерживается именно для SerialLite.
Но в любом случае, "физических" 5Гбит/с на двух лейнах для достижения скорости XAUI может быть недостаточно (см. далее).

- Всегда надо учитывать кодирование. Иногда приходится учитывать оверхеды.
Например, для 10Гбит/с на XAUI скорость передачи данных по дифф. паре - 3.125Гбит/с (кодирование 8/10).
Собственно 10Гбит/с XAUI включают все издержки, связанные с формированием фреймов Ethernet. И т.д., и т.п.

XAUI в полном комплекте требует изрядное кол-во ресурсов, но если конкретная задача и ПЛИС позволяют, то сгодится только он один.
Но скорее всего, больше подойдёт что-нибудь облегчённое. Но что именно Вам ближе, придётся разбираться самому.