Camera Link Base Опции

[Alexey_Rostov]

Здравствуйте. Подскажите кто работал с протоколом Camera link Base. Не совсем ясно следующее:
Сделал сериализатор, чтобы отправить данные с платы на фреймграббер.
На вход сериализатора поступают данные 28 бит (байты с port A, B, C и FVAL, DVAL, LVAL и SPARE). На выходе по clk7x данные сериализуются по 4-м сигналам.

Как правильно разложить входной 28-битный сигнал по 4-м сигналам? Просто выдавать последовательно в первый tx_data[6.. 0], во второй tx_data[13.. 7] и т.д.?

Какой клок выдавать по LVDS clk1x или clk7x?

Сообщение отредактировал farbius - Jun 22 2015, 20:06

[aat_81]

Здравствуйте. Подскажите кто работал с протоколом Camera link Base. Не совсем ясно следующее:
Сделал сериализатор, чтобы отправить данные с платы на фреймграббер.
На вход сериализатора поступают данные 28 бит (байты с port A, B, C и FVAL, DVAL, LVAL и SPARE). На выходе по clk7x данные сериализуются по 4-м сигналам.

Как правильно разложить входной 28-битный сигнал по 4-м сигналам? Просто выдавать последовательно в первый tx_data[6.. 0], во второй tx_data[13.. 7] и т.д.?

Какой клок выдавать по LVDS clk1x или clk7x?

Правильно разложить вот так:
o_lval <= s_x_serdes_data(18);
o_fval <= s_x_serdes_data(19);
o_dval <= s_x_serdes_data(20);
o_spare <= s_x_serdes_data(27);
o_porta <= s_x_serdes_data(22) & s_x_serdes_data(21) & s_x_serdes_data(5 downto 0);
o_portb <= s_x_serdes_data(24) & s_x_serdes_data(23) & s_x_serdes_data(11 downto 6);
o_portc <= s_x_serdes_data(26) & s_x_serdes_data(25) & s_x_serdes_data(17 downto 12);

Ну а клок понятное дело clk1x.
Это для фреймграббера. В обратную сторону аналогично но клок уже будет clk7x