Верификация и моделирование схем Опции

[Олег Гаврильченк...]

Вопрос общий и теоретический. Существуют ли способы провести верификацию созданной схемы? Я имею ввиду проверку схемы на наличие в ней ошибок.
Например, создана схема в Altium. Она может содержать ошибки, например, цепи случайно были подключены ни к тем выводам, или вообще остались неподключенными.
Я знаю только один вид моделирования схем - PSPICE. Но мне кажется, он скорее подходит для моделирования/расчета отдельных частей схемы, чем для проверки ее на наличие описанных выше ошибок.

[alex_bface]

Моделирование на основе спайс моделей компонентов, это функциональная проверка/расчёт вашего схемного решения. Промоделировать всю схему целиком (если она содержит несколько различных программируемых элементов) зачастую, не представляется возможным. Например, я не представляю как (в каком программном пакете) можно смоделировать работу связки cortex_m4 + fpga + multichannel adc/dac, а подобные связки очень популярны.
Обычно моделируют части схем: отдельные узлы, требующие расчёта/подбора компонентов и просто части схемы в правильности реализации которой есть сомнения.
Для подобного моделирования есть некоторый функционал и в альтиуме, но знакомые предпочитают мультисим для проверки/расчёта схематики, а схемные редакторы альтиуме/кеденса уже используются только как схемные редакторы.

А по поводу проверки схематики: в альтиуме есть большой настраиваемый список сообщений об ошибках при компиляции схематики и раздел дополнительных директив для помощи в анализе ошибок схемы. Эти методы позволяют избежать/минимизировать синтаксические (если данное слово уместно) и логические ошибки схемы. Например: случайно объединили несколько драйверов в одну цепь - при компиляции редактор покажет предупреждение; не дотянули цепь до пина компонента - увидите предупреждение; не попали меткой цепи в wire - увидите предупреждение и т.п. Все сообщения детально настраиваются. Собственно мне вполне хватает. По схемному редактору кеденса ни чего сказать не могу, практически, не пользовался.

А по поводу "цепи случайно были подключены ни к тем выводам" - ни один редактор не работает в режиме экстрасенса, и не сможет понять действительно ли цепи подключены "не к тем" пинам или это авторское схемное решение.