Разбиение сложной платы на несколько небольших, Сделать ли бутерброд? Опции

[void F()]

Добрый день, уважаемые.
С Altium-ом не так давно работаю, но перешел на него из-за повышения сложности дизайна проектов.
Имеется неразведенная ПП с большим количеством соединений и компонентов. В основном компоненты связаны параллельными шинами (~16-32 линий): от одного компонента идет шина, подключенная к 4-5 ПЛИС/SRAM и т.п; или же у некоторых микросхем имеются связи друг с другом похожими шинами.

Мне стало страшно на это смотреть. Возможно стоит разделить плату на 2-3 планки, соединив их вертикально с помощью коннекторов с колодками (этакий бутерброд получается)? Как это лучше сделать в Altium-e?
Еще вопрос: как вообще выполняются параллельные соединения 4-5 компонентов к одной шине на ПП? В случае с двухслойной платой можно подключить без проблем к шине только 2 компонента (сверху и снизу), я так понимаю.

Заранее спасибо!

PS: Частоты передачи по линиям ~66MHz, исключая тактовые.

[krux]

А что говорит ваш схемотехник?
что, формальных требований к разводке платы вообще нет никаких???

[void F()]

А что говорит ваш схемотехник?
что, формальных требований к разводке платы вообще нет никаких???

Схемотехник говорит, разводи как хочешь. Собственно, это сейчас он и пишет :-)
Я делал подобное в Sprint-Layout-е, но разбивал на модули: получалось что-то такое: *img*
Я не сколько за надежность переживаю, сколько за помехи в шинах. Но, что ж... Если без 4 слоев никак - будем делать четыре слоя :-)
Не подскажите компанию, которая берет на заказ 4-слоя ПП в мелкой серии (< 10 шт)?

PS: Возможно ли использовать короткий шлейф для соединения труднодоступных шин? Я имею ввиду плоский тонкий шлейф, подобный тем, которые в смартфонах используют.

[krux]

Собственно, это сейчас он и пишет :-)

тогда стоит начать с того что
66 МГц - что у вас там? это какой-то стандарт или самопал?
и если самопал, то шина или куча разваленных (не синхрнонных) сигналов?
если несинхронных, то насколько критично влияние друг на друга?
если несинхронный самопал, и вы не знаете насколько допустимо влияние - то хочу вас заранее предостеречь от развязывания генерального наступления на грабли.

Не подскажите компанию, которая берет на заказ 4-слоя ПП в мелкой серии

берёт любая, если выдерживаете их контрольные соотношения.
типа минимальный зазор/проводник и минимальный ободок на переходном отверстии.

[void F()]

тогда стоит начать с того что
66 МГц - что у вас там? это какой-то стандарт или самопал?
и если самопал, то шина или куча разваленных (не синхрнонных) сигналов?
если несинхронных, то насколько критично влияние друг на друга?
если несинхронный самопал, и вы не знаете насколько допустимо влияние - то хочу вас заранее предостеречь от развязывания генерального наступления на грабли.

Интерфейс синхронный типа SRAM: шина данных 16бит, шина адреса 24, сигналы чтения/записи/выборки, тактовый сигнал (не дифф.пара). Описанный интерфейс является основным, соединяющим 5 устройств в шине.
Есть еще один синхронный, связывающий две FPGA через FIFO. Остальные линии не критичны.

PS: А что насчет использования шлейфа?

На более высоком уровне схемотехники смотрится не так страшно:


Сообщение отредактировал void F() - Jul 1 2015, 17:45