реклама на сайте
подробности
 
 Wiki Wiki  Photo Photo  Forum Forum  Reviews Reviews  Help (!) Help (!)
 
> Тест памяти DDR проходит, но программа из DDR не исполняется, Xilinx ISE/EDK 14.7 Spartan-6
aabmail
сообщение Jul 2 2015, 08:22
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 210
Регистрация: 4-06-08
Из: Москва
Пользователь №: 38 056
Коллеги, подскажите, в чем может быть дело.

Имеется плата со Spartan-6 и DDR MT41J128M16HA-125.
На основе Base system builder cоздал проект в EDK, экспортировал в SDK, сгенерировал программу с тестом памяти - работает.
Далее создаю программу Hello World, в linker script все секции прописываю в DDR - не работает.

Заранее благодарен.
Go to the top of the page
 
+Quote Post
 
 Start new topic
Ответов
Golikov A.
сообщение Jul 3 2015, 11:48
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 4 256
Регистрация: 17-02-06
Пользователь №: 14 454
Ну тогда все правильно...
Проект из ДДР так не запустить, так можно запустить только проект из внутренних БРАМов.

ваша последовательность такая.
1. Включаем питание
2. нажимаем кнопку Programm FPGA и выбираем там elf файл который завется bootloop - это проект загрузчик
3. жмем кнопку Run, зеленый треугольник, в выпадющем меню ран конфиг, там задаем уже ваш боевой проект и его версию - это для запуска
3.1 жмем кнопку Debug жук рядом, все тоже самое для отладки.


Проект бутлуп придерживает фпга от работы на момент залитя прошивки в ДДР через ран. Без бутлупа, фпга несется по пустым брамам, и уходит в тупик, что вы и наблюдаете...
Go to the top of the page
 
+Quote Post
aabmail
сообщение Jul 3 2015, 12:28
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 210
Регистрация: 4-06-08
Из: Москва
Пользователь №: 38 056
Цитата(Golikov A. @ Jul 3 2015, 14:48) *
Ну тогда все правильно...
Проект из ДДР так не запустить, так можно запустить только проект из внутренних БРАМов.

ваша последовательность такая.
1. Включаем питание
2. нажимаем кнопку Programm FPGA и выбираем там elf файл который завется bootloop - это проект загрузчик
3. жмем кнопку Run, зеленый треугольник, в выпадющем меню ран конфиг, там задаем уже ваш боевой проект и его версию - это для запуска
3.1 жмем кнопку Debug жук рядом, все тоже самое для отладки.


Проект бутлуп придерживает фпга от работы на момент залитя прошивки в ДДР через ран. Без бутлупа, фпга несется по пустым брамам, и уходит в тупик, что вы и наблюдаете...


Через бутлуп тоже не работает.

Цитата(serjj @ Jul 3 2015, 12:29) *
Смотрите, что у вас сбрасывает память. Возможно вы туда резет каким-то образом ставите софтверно.


Вы правы. Заработало !!!
Оказывается, надо было поставить "Reset processor only" in Run configuration. А там стояло Reset entire system.
Хотя все это очень странно, потому что я не помню, чтобы раньше (на другой плате) нужно было менять эту настройку. Все работало и так. Жалко, что нет платы отладки.

--
Всем признателен за ответы.
Эскизы прикрепленных изображений
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- aabmail   Тест памяти DDR проходит, но программа из DDR не исполняется   Jul 2 2015, 08:22
- - Golikov A.   А как она из флешки в ДДР попадет? Загрузчик писа...   Jul 2 2015, 08:39
|- - aabmail   Согласен, но как я понимаю, для начала надо убедит...   Jul 2 2015, 08:43
- - Golikov A.   для этого в SDK есть запуск проекта, сначала загру...   Jul 2 2015, 08:44
|- - aabmail   Когда я в SDK нажимаю на иконку "запустить...   Jul 2 2015, 08:50
- - serjj   Предположение. Не помню как там у Xilinx, у альтер...   Jul 2 2015, 09:41
|- - aabmail   Спасибо. Сейчас, правда выясняется, что наши PCB-д...   Jul 2 2015, 10:18
- - serjj   ЦитатаА где можно про векторы почитать, ссылку не ...   Jul 2 2015, 11:20
|- - aabmail   Цитата(serjj @ Jul 2 2015, 14:20) У меня ...   Jul 2 2015, 11:26
- - serjj   ЦитатаС левой стороны сигналы на микросхему, с пра...   Jul 2 2015, 11:51
|- - aabmail   Цитата(serjj @ Jul 2 2015, 14:51) Вы испо...   Jul 2 2015, 12:21
- - serjj   можно мониторить uo_done_cal и pll_locked, по ним ...   Jul 2 2015, 12:43
|- - Corvus   Сделайте в XPS очистку проекта и повторный экспорт...   Jul 2 2015, 12:58
- - Golikov A.   покажите картинку с шинами как у вас шина инструкц...   Jul 2 2015, 13:43
|- - dmitry-tomsk   В S6 ddr3 ввобще без проблем работает, когда созда...   Jul 2 2015, 15:05
|- - aabmail   Все огромное спасибо за ответы. Цитата(dmitry...   Jul 3 2015, 09:08
- - serjj   ЦитатаА ВОТ СТОИТ ЗАПУСТИТЬ ТЕСТ ПАМЯТИ ИЗ-ПОД ОТЛ...   Jul 3 2015, 09:29
- - Golikov A.   воот... M_AXI_DC, M_AXI_IC - это шина данных и ш...   Jul 3 2015, 09:46
|- - aabmail   Цитата(Golikov A. @ Jul 3 2015, 12:46) во...   Jul 3 2015, 10:31
- - Golikov A.   да с кешем все ок. ЦитатаМне непонятно, как вообщ...   Jul 3 2015, 10:54
|- - aabmail   Цитата(Golikov A. @ Jul 3 2015, 13:54) XM...   Jul 3 2015, 11:08

 

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 

RSS Текстовая версия Сейчас: 27th June 2025 - 01:41
Рейтинг@Mail.ru


Страница сгенерированна за 0.01371 секунд с 7
ELECTRONIX ©2004-2016