Цитата(Lioness @ Mar 30 2015, 16:47)
На плате стоит процессор BlackFin ADSP-BF537BBC-5A и к нему есть две микросхемы памяти MT48LC32M16A2P-75 IT. Нигде не могу найти информацию по правилам трассировки, необходимо ли выравнивать какие-нибудь цепи? модули памяти подключать последовательно или разводить с Т образными ответвлениями? Может кто сталкивался? Разводил уже?
В качестве примера:
в нашем случае, между сигналами D6(51 мм) и D12(29мм) разница по длине имеется 21 мм (это все шина данных). Причем от D0...D7 заводились на ПЛИС+MT48LC и ИС K9F5608, а D8...D15 - только на ПЛИС и SDRAM. На ПЛИС также заходил неравноценный Т-отрезок(более короткая часть, примерно 5 мм от общей длины), SDRAM и FLASH стояли по цепочке с другой стороны ответвления.
А вот цепи RAS, CAS, SWE, SCKE, SMS, SA10 - длины в нашем случае составили 21,8(SA10)...16мм(17,8мм RAS, 16мм-CAS) - эти все цепочкой (без участия ПЛИС).
Трасса CLKOUT (от генератора BF537) - 28мм, цепочкой от BF к SDRAM, FLASH и к ПЛИС (в конце цепочки).
сигнал микросхемы MT48LC....: BA0-16,2мм
сигнал микросхемы MT48LC....: BA1-18,5мм
сигнал микросхемы MT48LC...: BE0 получилась трасса 18 мм (цепочка).
сигнал микросхемы MT48LC...: BE1 получилась 8,8 мм (цепочка).
А также уделить внимание емкостям на кварце BF537. Номиналы должны быть рассчитаны классически (пропорционально емкости нагрузки кварцу) и быть равными. Кварц и емкости поближе к BF.
"Штуцер" (Адресные сигналы) - бросаем просто так (в пределах разумного)
, т.е. по длине как и шину данных (от 16мм до 50 мм, цепочкой).
Работает в достаточно широком диапазоне температур от минус 40 до плюс 75 (непосредственно вокруг платы, как в статичном режиме, так и при изменении температуры).
PS. Под BF537 - это все блокировочные конденсаторы по питанию.
Эскизы прикрепленных изображений
Трассировка SDRAM процессора ADSP-BF537BBC-5A, какие требования к трассировки двух чипов, необходимо ли выравнивание?
Mar 30 2015, 13:47
