АЦП на Altera Soc FPGA platform (SoCKit), Помощь в освоении новой платы Опции

[Ural_12]

Добрый день. Проблема заключается в том, что я изначально осваивал программирование на языке Verilog на ПЛИС Altera DE0 Nano. Заинтересовался данной тематикой и научный руководитель дал задание с применеием встроенного АЦП. Только плата теперь Altera SoC FPGA platform (SoCKit). Пример от De0 Nano, как мне сказали, не применим.
Необходимо оцифровать аналоговый входной сигнал. При первом разборе задачи выяснилось, что применяется не только Quartus II, но и Qsys (из за встроенного процессора) Кто сталкивался с данной задачей? Что рекоммендуете прочитать? Какие шаги предпринять?
P/S В данной тематике абсолютный новичок. Реализовать машину конечных состояний, триггеры, счётчики - пожалуйста. Но тут непроницаемая стена непонимания с моей стороны. Прикрепил фотографию платы на всякий случай.

Сообщение отредактировал Ural_12 - Jul 10 2015, 05:36

Эскизы прикрепленных изображений

 

[Kuzmi4]

2 Ural_12
я имел ввиду что вы их читаете, а потом здесь задаёте вопросы что именно не ясно..

[Ural_12]

2 Ural_12
а потом здесь задаёте вопросы что именно не ясно..

Прошу извинить, не понял сразу. Из всего прочитанного я понял немного: необходимо создать модуль в Quartus II, обозначить входы/выходы проекта. Подключить THDB ADA к ПЛИС. В PIN planner задать реальные физические адреса. И в общем всё? АЦП готово к работе и можно заводить выходные данные в регистровую память?
Выходит что то на подобии:

module ADС_1 (data, D_data, clk);

input wire data; // данные аналог

output clk; // синхронизация для ацп
output reg [13:0] D_data; // данные цифра
endmodule

Неужели вопрос состоял только в прописании вводов\выводов и распиновке?

Сообщение отредактировал Ural_12 - Jul 10 2015, 07:50