ip core DVB-ASI Опции

[_Anatoliy]

В пятом циклоне Альтера отказалась от поддержки некоторых IP, в том числе от DVB-ASI. А очень хочется. Я в визарде при генерации ядра ASI указал Cyclone III , затем полученный qip подключил к проекту на Cyclone V, откомпилировалось без ошибок, ядро ASI занимает 240 alm, вроде всё нормально. Но стрёмно , т.к. метод некорректный. Плата многослойная , если будут проблемы с ASI новую плату быстро не изготовить. Что посоветуете, коллеги? Понятно что извращения не от хорошей жизни...

[zxcv]

У Xilinx таких IP Core никогда и не было, но есть открытые исходники реализации DVB-ASI приёмника и передатчика. Причём приёмник без использования CDR, только с кабельным эквалайзером.
Посмотрите XAPP514, XAPP1014 и XAPP1015. В них три разных варианта реализации приёмника. Правда там всё заточено под кристаллы Xilinx, но можно попробовать адаптировать на кристаллы Altera. Причём, мне кажется, что вариант из XAPP1014 будет адаптировать легче.

[_Anatoliy]

Спасибо,интересная информация,но пока хочу обойтись штатными средствами.

IP core подсчёта CRC генерил в Quartus 11 использовал в Quartus 13, который её уже не поддерживал. Всё работало.

Да,я уже решился пойти этим путём,спасибо.