MicroBlaze (Vivado 2015.1), beginner questions Опции

[doom13]

Приветствую.

В чём может быть проблема для системы, приведённой на рисунке (сообщение #15),
код нормально работает

Код

#include "xparameters.h"
#include "xgpio.h"
#include "xtrafgen.h"
#include <stdio.h>

int main()
{
    XGpio gpio_0, gpio_1;
    XGpio *gpio_0_ptr = &gpio_0;
    XGpio *gpio_1_ptr = &gpio_1;
    XGpio_Initialize(gpio_0_ptr, XPAR_GPIO_0_DEVICE_ID);
    XGpio_Initialize(gpio_1_ptr, XPAR_GPIO_1_DEVICE_ID);

    while(1)
    {
        XGpio_DiscreteWrite(gpio_1_ptr, 1, 1);
        XGpio_DiscreteWrite(gpio_0_ptr, 1, 1);
        XGpio_DiscreteWrite(gpio_0_ptr, 1, 0);
        XGpio_DiscreteWrite(gpio_1_ptr, 1, 0);
    }
}

С кодом

Код

#include "xparameters.h"
#include "xgpio.h"
#include "xtrafgen.h"
#include <stdio.h>

int main()
{
    //unsigned int addr = 0;
    XTrafGen tgen;
    XTrafGen_Config tgen_config;
    XTrafGen_Config *tgen_config_ptr;

    tgen_config_ptr = XTrafGen_LookupConfig(XPAR_XTRAFGEN_0_DEVICE_ID);
    //tgen_config_ptr = (XTrafGen_Config *) addr;

    XTrafGen_CfgInitialize(&tgen, &tgen_config, XPAR_AXI_TRAFFIC_GEN_0_BASEADDR);

    while(1) {}
}

есть какие-то проблемы. Даже переменные создаются с ошибкой (адреса созданной переменной 0xFFFF1234, вне доступного диапазона адресов).

[doom13]

В системе есть память, которая тактируется от отдельного генератора. MicroBlaze и вся остальная система тактируется от другого генератора.
MicroBlaze через блок AXI Interconnect имеет доступ к данной памяти. Учитывает ли блок AXI Interconnect, что в системе два источника тактирования?

PS
Судя по тому, что память не читается, так делать нельзя?

Эскизы прикрепленных изображений

 

[kaktus]

В системе есть память, которая тактируется от отдельного генератора. MicroBlaze и вся остальная система тактируется от другого генератора.
MicroBlaze через блок AXI Interconnect имеет доступ к данной памяти. Учитывает ли блок AXI Interconnect, что в системе два источника тактирования?
PS
Судя по тому, что память не читается, так делать нельзя?

Вообще-то работать должно и интерконнект должен все учитывать. В плане исследования можно открыть "плюсиком" сам блок интерконнекта и его составляющие и посмотреть где он вставил клок конвертеры, а где еще чего (Это я в соседней теме негодовал, что вивадо ругается на xdc этих самых конвертеров).

Потом, можно посмотреть на Synthesis - Report Clock Interaction.
За последние дни я уже успел столкнуться с ситуацией, когда одно из периферийных устройств подвешивало, при обращении к нему, Микроблейз. Пересобрал проект заново - все работает. Возможно где-то что-то изменил по мелочи, а может эффект сборки с чистого листа. (Чистить директории по Вашему совету пока не пробовал). Система у меня аналогичная: PCIe (ядро 2.6), DMA (будет), Ethernet.
В предыдущей версии Вивадо сталкивался с ситуацией, когда во время работы над периферией, при уменьшении/увеличении количества портов в блоке интерконнект внешне все нормально, а внутри порты оставались подвешенными в воздухе.

Еще обратите внимание, что в интерконнекте в настройках можно FIFO добавлять для отдельных портов, что может быть полезным при различных частотах Master/Slave.

[doom13]

Вообще-то работать должно и интерконнект должен все учитывать. В плане исследования можно открыть "плюсиком" сам блок интерконнекта и его составляющие и посмотреть где он вставил клок конвертеры, а где еще чего (Это я в соседней теме негодовал, что вивадо ругается на xdc этих самых конвертеров).

Да, спасибо, клок конверторы ставит. Похоже, это опять был какой-то фокус Vivado + SDK. Удалил всё из папки .sdk, пересобрал и экспортировал новое железо - работает, память читает.

Потом, можно посмотреть на Synthesis - Report Clock Interaction.
За последние дни я уже успел столкнуться с ситуацией, когда одно из периферийных устройств подвешивало, при обращении к нему, Микроблейз. Пересобрал проект заново - все работает. Возможно где-то что-то изменил по мелочи, а может эффект сборки с чистого листа. (Чистить директории по Вашему совету пока не пробовал). Система у меня аналогичная: PCIe (ядро 2.6), DMA (будет), Ethernet.
В предыдущей версии Вивадо сталкивался с ситуацией, когда во время работы над периферией, при уменьшении/увеличении количества портов в блоке интерконнект внешне все нормально, а внутри порты оставались подвешенными в воздухе.

Вот у меня ситуация с подвисанием MicroBlaze получалась при обращении к памяти для системы приведённой на рисунке выше. Её собрал для проверки (на чём-то простом), как будет работать при наличии разных источников тактирования в системе.

Еще обратите внимание, что в интерконнекте в настройках можно FIFO добавлять для отдельных портов, что может быть полезным при различных частотах Master/Slave.

Спасибо, учту такую возможность.