Si4463 не взлетает. Опции

[draksnov]

Добрый день всем!

Который день бьюсь с этим, казалось бы простым, трансивером.
Суть проблемы - нет передачи. в эфире тишина(анализатор спектра есть). Приёмную сторону пока даже не начинал. В эфир бы просто что-нибудь стрельнуть. Младшенький Si4431 проблем не доставил. Этого прокачали и API добавили по сути...

В качестве контроллера использую STM32L0. Её запустили. SPI настроили. К Si4463 подключили.
POWER_UP выполнили. Кварц завёлся. SDO заработало. Настройку чипа сделали, используя то, что нам выдал WDS.
В FIFO записали нужный нам пакетик. Сделали TX_START. В эфире тишина.

Начал копать. Нашёл образец кода от DORJI, всё вроде так же делаю. Настроил прерывания, читаю регистры состояния. Прерывания с nIRQ говорит, что пакет отправлен, чип находится в READY MODE (хорошо), CHANGE_STATE тоже успешно выполнен (хорошо), и даже GET_INT_STATUS говорит "the TX FIFO were transmitted successfully" (отлично). Проверил, пишется ли что-нибудь в FIFO - читаю FIFO_INFO ->количество пустых битов меняется, значит что-то пишем.

Я В тупике. Ниже ссылки на дропбокс на схему, куски кода и иниты...
P.S. Ревизию проверил. B1, как на чипе написано.
P.P.S. Поиграл с настройкой PA, заменил CLE на SWC, как в принципе и схему спроектировал - ничего.

SCH https://www.dropbox.com/s/rv1kl88j2q2v3pn/sch.JPG?dl=0
code https://www.dropbox.com/s/53qgkavy50bnedf/code.rar?dl=0
WDS https://www.dropbox.com/s/zxnj4slwr14nuom/sets.rar?dl=0

Есть подозрения, что до конца не заводятся внутренние клоки\шины, т.к. получить с GPIO DIV_CLK, 32CLK или BOOT_CLK так и не вышло. Конечно же я их включал. Или где-то не хватает волшебных пауз. В слепую натыкал их - тож ничего.

Буду рад любым подсказкам...

[draksnov]

Косяк найден. Ткнули Подсказали умные люди. Не проходила инициализация. А причиной была некорректная проверка CTS после записи байтов. Поменял последовательность и всё пашет.

Пишем RX-ную часть....

[CEMA]

А причиной была некорректная проверка CTS после записи байтов.

А с CTS что было не так? А то в исходнике из поста №1 ничего криминального тоже не вижу...

Судя по скринам WDS ты настраиваешь Direct Mode TX. Вот тут у меня тоже вопрос... Если ты работаешь через FIFO, то зачем тогда настраиваешь пины ны TX_DATA и TX_DATA_CLOCK? Либо я чего-то не понимаю, либо смотрю в даташиты и аппноуты и вижу "фигу"... Уже голова от них кругом идет :-D

Сообщение отредактировал CEMA - Aug 20 2015, 09:35

[draksnov]

А с CTS что было не так? А то в исходнике из поста №1 ничего криминального тоже не вижу...

Судя по скринам WDS ты настраиваешь Direct Mode TX. Вот тут у меня тоже вопрос... Если ты работаешь через FIFO, то зачем тогда настраиваешь пины ны TX_DATA и TX_DATA_CLOCK? Либо я чего-то не понимаю, либо смотрю в даташиты и аппноуты и вижу "фигу"... Уже голова от них кругом идет :-D

Ну про CTS не, есть косяк. Надо его сначала проверять, а потом писать. У меня наоборот было. Поэтому часть команд просто "не глоталось".

А WDS это экспериментальный. Пины, т.е. эти самые ДЖПИО у меня выведены на пады на плате для отладки. Я просто смотрю их осцилом, в данном случае состояния в момент передачи:TX_DATA и TX_DATA_CLOCK.

[CEMA]

Ну про CTS не, есть косяк. Надо его сначала проверять, а потом писать. У меня наоборот было. Поэтому часть команд просто "не глоталось".

У тебя в коде так же как и в AN633: отправляешь команду, и, отправляя команду 0x44, ждешь, когда в ответ придет 0xFF.

А надо так: Убеждаемся, что на команду 0x44 придет ответ 0xFF и только потом отправляем команду.

Я тебя правильно понял?

Сообщение отредактировал CEMA - Aug 20 2015, 10:12

[draksnov]

У тебя в коде так же как и в AN633: отправляешь команду, и, отправляя команду 0x44, ждешь, когда в ответ придет 0xFF.

А надо так: Убеждаемся, что на команду 0x44 придет ответ 0xFF и только потом отправляем команду.

Я тебя правильно понял?

Не очень понял, но вроде ДА. Каждый раз надо ждать FF, о чём мы понимаем, что чип готов принимать дальше наши команды. Там в коде, честно говоря куча косяков. Я уже после начал его вылизывать. Правильно делать так: https://www.dropbox.com/s/q24993qu8ljr6s7/CTS.JPG?dl=0