USB Sniffer, Help!!! Опции

[Armen78]

Здравсвуйте,
Я Хочю Собрать full sped USB Sniffer на STM32f407
Кто Может мне помочь в этом деле????
Буду благодарен за любой помощь

[aaarrr]

Только не байт, а слова - у нас же 32 битный процессор, зачем по мелочам размениваться? А считывать будет DMA.

Сам проверял с обработчиком во внутренней RAM и джиттера не наблюдал. С точностью до такта.

Тем не менее, время входа зависит от прерываемого кода. Даже когда все выполняется из RAM. И ST/NXP тут ни при чем, ядро так себя ведет.

[GetSmart]

Тем не менее, время входа зависит от прерываемого кода.

Не очень понял из той ветки: что нужно сделать чтобы это увидеть? Какой код?

ЗЫ
Проверял не с одним обработчиком в раме, а и основной программой тоже, вместе с таблицей векторов.

Только не байт, а слова - у нас же 32 битный процессор, зачем по мелочам размениваться?

У NXP SPI/SSP максимум 16 бит. Если у STM 32, то круто.

Сообщение отредактировал GetSmart - Aug 27 2015, 18:48

[aaarrr]

Не очень понял из той ветки: что нужно сделать чтобы это увидеть? Какой код?

Прибавляется такт при прерывании bit-band операций и инструкций с невыровненным доступом.

У NXP SPI/SSP максимум 16 бит. Если у STM 32, то круто.

Я данные предлагал сложить в RAM при помощи DMA. Далее уже оперировать 32 битными словами.

[GetSmart]

Прибавляется такт при прерывании bit-band операций и инструкций с невыровненным доступом.

А на CM0 джиттера нет?

Всё перечисленное легко избегаемо даже в Си-коде. И пугать тактом задержки на фоне EOP равного 28 тактам это как минимум странно.

Сообщение отредактировал GetSmart - Aug 27 2015, 19:29

[aaarrr]

Еще джиттер создают late arrival и pop pre-emption, если прерывание не одно.

А на CM0 джиттера нет?

Только в особом режиме:

The Cortex-M0 and Cortex-M0+ processors have an optional feature to force interrupt response time to have zero jitter. This is done by forcing the interrupt latency to be the worst case (i.e. interrupt latency + wait state effect). This feature is typically not used in microcontrollers (just process the interrupt request as quick as possible), but is used in some special SoC designs that demand zero jitter in interrupt responses.

Всё перечисленное легко избегаемо даже в Си-коде. И пугать тактом задержки на фоне EOP равного 28 тактам это как минимум странно.

Странно, по-моему, пытаться разбирать поток на лету. Реальные задержки будут далеко не в один такт.