LDPC-кодер на FPGA Опции

[gin]

Господа, кто делал такое? Что посоветуете по читать в части LDPC, и может конкретно по реализации LDPC на ПЛИС есть у кого-нить статейки?

[des00]

поиском по форуму, тут выкладывал и матлаб и RTL SV WIMAX LDPC.

ЗЫ. статейками дело не кончиться, все начнется с базового min-sum и классической метрикой и потом понесется нелинейное квантование, модификация и замена алгоритмов и т.д.

[gin]

поиском по форуму, тут выкладывал и матлаб и RTL SV WIMAX LDPC.

ЗЫ. статейками дело не кончиться, все начнется с базового min-sum и классической метрикой и потом понесется нелинейное квантование, модификация и замена алгоритмов и т.д.

Большое спасибо! Сейчас изучаю. Просто для начала хотелось бы примерно представлять объем, который займет кодер LDPC на FPGA. Т.е. на какой кристалл закладываться. Код - LDPC (8176,7156)

[des00]

Просто для начала хотелось бы примерно представлять объем, который займет кодер LDPC на FPGA. Т.е. на какой кристалл закладываться. Код - LDPC (8176,7156)

от скорости зависит. декодер 10 итераций на 500-1000 мегабит думаю займет где то тысяч 30 логики + 250 блочков памяти.
а на 1 мегабит ну тысячи 3 и 10 блочков

[gin]

от скорости зависит. декодер 10 итераций на 500-1000 мегабит думаю займет где то тысяч 30 логики + 250 блочков памяти.
а на 1 мегабит ну тысячи 3 и 10 блочков

Спасибо! Пока задача стоит только кодер сделать, декодер вроде как не нужен.
А входной поток данных - где то в районе 1 Гбит/с - 16 бит данных и 60 МГц тактовая.

Из микросхем - для макета хотим циклон использовать (3-й или 4-й), а вот для боевого образца хотим воронежский Flex, но там скорой всего не влезет