Цитата(Anton1990 @ Sep 17 2015, 08:21)

При использовании FIFO созданного в Coregeneratore результат значительно лучше (практически нет глюков).
Я для таких целей применяю библиотечный компонент Ксайлинкса. Он легко устанавливается в проект и он достаточно описан... Да и текста в проекте значительно меньше...
Про клоки в Вашем тексте все понятно, а вот про rd'event не понятно... Что это? Это частота или внешние сигналы? Для PCI Вы должны иметь их клоки и сигналы чтения. Так вот, сигналы чтения надо применить как "разрешение", а не как тактовые. Иначе и пойдут глюки...
Еще где-то надо учесть латентность...
А еще взять FIFO у которого с одной стороны 16 бит, а с другой 32... Это тоже очень просто...