реклама на сайте
подробности

 
 
> Связь между ПЛИС, посоветуйте пож-та
vikk
сообщение Sep 22 2015, 13:23
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 98
Регистрация: 13-01-06
Пользователь №: 13 134



Нужно объединить две ПЛИС (Ария5), нужна большая пропускная способность (~3 Гбайт/с), хотелось бы соединить гигабитными трансиверами, чтоб ноги не тратить. Но, процессорного ресурса нет.
Есть ли у кого-нибудь опыт организации такого интрерфейса, чтобы был не тяжелый протокол передачи?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
count_enable
сообщение Sep 22 2015, 14:41
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 310
Регистрация: 28-01-13
Из: Лондон
Пользователь №: 75 384



В Xilinx есть Aurora, в Altera есть SerialLite II/III. Это уже готовые корки и протоколы для быстрого LVDS точка-точка.
Цитата
The SerialLite II protocol, like its predecessor, is defined as a lightweight point-to-point serial interconnect with low protocol overhead, minimal data transfer latency, and a range of optional features to minimize logic requirements for the most cost-effective implementations.

SerialLite defined a full-duplex protocol based on a 16-bit datapath width (per lane), which resulted in minimal logic consumption for applications requiring symmetrical (transmit and receive) lane widths with lane rates from 1.6 to 3.125 Gbps.

SerialLite II builds on the success of SerialLite with optimized support for simplex, asymmetric, and broadcast data flows, and extended scalability with optional datapath widths (8-, 16-, or 32-bit per lane) for optimal implementations of lane rates below 1.5 Gbps and up to 6.375 Gbps.
Go to the top of the page
 
+Quote Post
blackfin
сообщение Sep 22 2015, 14:53
Сообщение #3


Гуру
******

Группа: Свой
Сообщений: 3 106
Регистрация: 18-04-05
Пользователь №: 4 261



Цитата(count_enable @ Sep 22 2015, 18:41) *
В Xilinx есть Aurora, в Altera есть SerialLite II/III. Это уже готовые корки и протоколы для быстрого LVDS точка-точка.

А еще есть JESD204B:
Цитата
The JESD204B MegaCore function has the following key features: Lane rates of up to 12.5 Gbps
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- vikk   Связь между ПЛИС, посоветуйте пож-та   Sep 22 2015, 13:23
- - Maverick   Цитата(vikk @ Sep 22 2015, 16:23) Нужно о...   Sep 22 2015, 13:56
- - vikk   Упрощенный PCIe? Мне казалось, что процессор долж...   Sep 22 2015, 14:11
|- - Maverick   Цитата(vikk @ Sep 22 2015, 17:11) Упрощен...   Sep 22 2015, 14:15
- - vikk   расскройте мысль пож-та   Sep 22 2015, 14:24
- - Artemius_tv   SerialLite посмотрите. Я с ним никогда не работал,...   Sep 22 2015, 14:40
- - MrYuran   RapidIO Слышал краем уха много лет назад   Sep 22 2015, 15:19
|- - rsv   Цитата(MrYuran @ Sep 22 2015, 18:19) Rapi...   Sep 22 2015, 19:16
|- - a123-flex   ЦитатаRapidIO RapidIo по тяжести ничем не легче P...   Sep 22 2015, 21:51
- - des00   где то на форуме сорцы лежат, вроде от пользовател...   Sep 22 2015, 15:23
- - vikk   Всем спасибо. По SRIO сразу нет - занимает кучу м...   Sep 23 2015, 09:24
|- - Maverick   Цитата(vikk @ Sep 23 2015, 12:24) Всем сп...   Sep 23 2015, 09:44
- - gosu-art   Можно взять протокольную часть из SpaceWire, напри...   Sep 23 2015, 14:06


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 23:29
Рейтинг@Mail.ru


Страница сгенерированна за 0.01367 секунд с 7
ELECTRONIX ©2004-2016