ARM Cortex A7 = A9 при программировании? Опции

[4uLABEK]

Доброго всем дня!
Возник такой вопрос.
Выбираю Китовскую плату, вообще будет использоваться в дальнейшем Cortex a9, можно ли практиковаться на cortex a7? Например написав программу на А7, зашить ее в А9? Или возникнут многие сложности и лучше сразу купить Китовскую плату на А9. например marsboard RK3066?

[Genadi Zawidowsk...]

Cortex-9 сам поддерживает когерентность кешей при DMA.

Не стоит обобщать... Пример из моей вселенной:
Renesas R7S721020 (RZ1AL):

This product incorporates the ARM single-core Cortex-A9 MPCore, where the IP version is r3p0.

Когерентность ручками, через CP15... Может быть, Вы не включили Data Cache? И write back режим?
Или скажите тогда, КАК ЭТО СДЕЛАТЬ! Очень не хватает...

Сообщение отредактировал Genadi Zawidowski - Sep 29 2015, 20:41

[Non-linear]

Не стоит обобщать... Пример из моей вселенной:
Renesas R7S721020 (RZ1AL):

Когерентность ручками, через CP15... Может быть, Вы не включили Data Cache? И write back режим?
Или скажите тогда, КАК ЭТО СДЕЛАТЬ! Очень не хватает...

C Cortex-9 не работал, только с 8. Приведу первоисточник.

http://infocenter.arm.com/help/index.jsp?t...228a/index.html
I/O coherent systems (e.g. Cortex-A9 with ACP) implement a hardware mechanism
where accesses to shared DMA memory regions are routed to the cache controller
which will invalidate (for DMA reads) or cleans (for DMA writes) the relevant cache
lines.

Пока просто держим DMA данные в некешируемых областях и планируем перейти на
принцип flush/invalidation через CP15.

.